

政府科技發展中程個案計畫書

審議編號：110-1901-04-20-04

科技部工程司

「Å 世代半導體-前瞻半導體及量子技術研發計畫」

(核定本)

計畫全程期限：110 年 01 月至 114 年 8 月

目 錄

壹、基本資料及概述表(A003)	4
貳、計畫緣起	13
一、政策依據	13
二、擬解決問題之釐清	13
三、目前環境需求分析與未來環境預測說明	15
四、本計畫對社會經濟、產業技術、生活品質、環境永續、學術研究、 人才培育等之影響說明	17
參、計畫目標與執行方法	19
一、目標說明	19
二、執行策略及方法	27
三、達成目標之限制、執行時可能遭遇之困難、瓶頸與解決的方式或 對策	36
四、與以前年度差異說明	39
五、跨部會署合作說明	39
肆、近三年重要效益成果說明	40
伍、預期效益及效益評估方式規劃	41
陸、自我挑戰目標	43
柒、經費需求/經費分攤/槓桿外部資源	44
捌、儀器設備需求	58
玖、就涉及公共政策事項，是否適時納入民眾參與機制之說明	78
二、中程個案計畫自評檢核表(請以正本掃描上傳)	79
四、資安經費投入自評表(A010)	88
五、其他補充資料	90

壹、基本資料及概述表(A003)

審議編號	110-1901-04-20-04		
計畫名稱	Å 世代半導體-前瞻半導體及量子技術研發計畫		
申請機關	科技部		
預定執行機關 (單位或機構)	科技部工程司、自然司、國家實驗研究院台灣半導體研究中心		
預定計畫主持人	姓名	徐碩鴻	職稱 司長
	服務機關	科技部工程司	
	電話	02-2737-7524	電子郵件 shhsu@most.gov.tw
計畫摘要	<p>我國半導體產業具有全球領先的優勢，為了保持台灣半導體產業持續領先的地位，本計畫將推動下一個十年所需的前瞻元件與材料、先進製程檢測技術、量子元件次系統等技術的先期布局，探索突破現有框架的創新解決方案，本計畫將分為四個分項執行。</p> <p>分項計畫一「半導體設備:Å 尺度半導體檢測技術」與分項計畫二「關鍵材料:挑戰物理極限半導體元件材料」將開啟新的思維，以開發新穎低維半導體材料技術為基礎，並以開發關鍵元件技術為目標，期能透過挑戰物理極限的低維材料，為下世代前瞻半導體技術開啟新契機。並藉由槓桿國內學界自主研發的前瞻技術，協助我國產業在前瞻電子元件技術取得先機。未來將組成跨領域研究團隊，有效整合涵蓋物理、化學、材料、微電子、儀器技術等不同領域的研究人才，進而開發具有商業競爭性的前瞻材料元件及相關技術，為下世代前瞻材料做超前準備。整體計畫也將在半導體先進製程越發細密複雜，規格即將邁入 Å 尺度、維度降低的趨勢下，開發足以匹配的高端檢測技術，以掌握自主的領先技術。</p> <p>分項計畫三「A 世代半導體技術:次奈米半導體元件與晶片關鍵技術探索」將推動半導體產業下一個十年所需等效一奈米前瞻元件與晶片技術之先期布局，突破現有框架探索破壞性之解決方案，比照美國 DARPA 大挑戰方式，由政府投入種子基金進行先期研究，帶動後續產業之研發動能。</p> <p>分項計畫四「A 世代半導體技術:矽基量子計算次系統開發」為實現台灣</p>		

	<p>第一個量子電腦系統，將開發量子計算次系統，並整合不同次系統實現量子計算功能。本分項計畫將進行以下三個重點研究項目，分別為(1)開發 cryo-CMOS 量子位元操控/驅動/讀取電路晶片次系統；(2)建立 cryo-CMOS 元件之低溫操作與電路模型；(3)研製²⁸矽基量子位元元件。預計 2025 年整合各次系統呈現 2 量子位元運算，同時單量子位元保真度達 80%。</p>		
計畫目標、預期關鍵成果及其與部會科技施政目標之關聯	計畫目標	預期關鍵成果	與部會科技施政目標之關聯
	O1 開發大面積低維半導體材料生長技術及元件關鍵技術	<p>O1KR1, 透過計畫補助, 培育 4 個研究團隊, 開發大面積低維半導體材料生長、開發低維半導體元件關鍵技術及開發新穎低耗能元件操作模式。</p> <p>O1KR2 透過計畫補助, 達成 3 件產業合作技術論文發表於指標性期刊或專利產出。</p> <p>O1KR3 透過計畫補助, 達成晶圓尺寸生長技術 (短期實驗室技術達 2 吋, 中期達 4 吋, 終極目標是由學術與產業共同開發大於 4 吋晶圓技術, 挑戰目標 8-12 吋)。</p>	<p>科技部:O1:鞏固自由探索研究環境, 厚植科技立國能量;</p> <p>科技部:O2:跨領域整合資源設施, 提升研究資源綜效;</p>
	O2 發展高階影像能譜關鍵檢測技術	<p>O2KR1 透過計畫補助, 培育 2 個跨領域研究團隊, 開發關鍵檢測技術。</p> <p>O2KR2 透過計畫補助, 完成 2 件檢測技術移轉至產業線上量測測試。</p>	<p>科技部:O1:鞏固自由探索研究環境, 厚植科技立國能量;</p> <p>科技部:O4:衡平產業永續發展, 提升園區發展動能</p>
	O3 開發等效 1 nm 性	O3KR1 技術卓越:研發兩項適用於等效 1 nm 晶片之領先國際技術指標	科技部:O1:鞏固自由探索

	能之半導體元件與晶片技術	O3KR2 產業擴散：吸引業界合作或技轉投入下世代半導體技術研究計畫 5 件，預估業界投入 2 千萬元。	研究環境，厚植科技立國能量； 科技部:O4:衡平產業永續發展，提升園區發展動能
	O4 開發量子計算次系統	O4KR1 建置 cryo-CMOS 量子位元操控及/驅動/讀取微波系統晶片 O4KR2 利用晶圓廠提供之先進晶片，建置 cryo-CMOS 元件之低溫操作與電路模型 O4KR3 製作 ²⁸ 矽量子位元元件	科技部:O1:鞏固自由探索研究環境，厚植科技立國能量；
	O5 整合各次系統，實現量子計算	O5KR1 整合 O4 之各項次系統，實現 2 量子位元運算，並與國內其他量子計畫團隊所開發之量子位元平台整合開發。 O5KR2 單量子位元保真度提升	科技部:O1:鞏固自由探索研究環境，厚植科技立國能量；
預期效益	<p>分項計畫一和分項計畫二將投入前瞻低維半導體材料與元件關鍵技術開發。低維半導體材料(包含二維與一維半導體材料)，是目前已知可解決 3 nm 以下元件技術之重要方案之一，也是全世界先進半導體產業競逐的領域。而半導體檢測技術亦在產業中扮演極度關鍵重要的角色，超高空間解析度的影像及能譜技術將引領下世代 Å 尺度半導體製程的技術開發。本分項計畫效益包含：(1)槓桿國內學界自主研發先期前瞻技術，為我國產業在先進元件技術取得先機；(2)引導國內學界與產業共同投入基礎研究，培育基礎科研人才，為我國產業在下世代半導體元件技術奠定基礎；(3)於 Å 世代半導體元件發展中，協力開發自主領先技術。</p> <p>分項計畫三將針對半導體晶片技術的發展受限於傳統莫爾定律的極限下，在密度、效能、功耗、成本上的進步日益趨緩，無法因應當代大數據、人工智慧與物聯網在資料儲存與運算需求指數性增長之發展趨勢。需求與技術供給面的不對等可能限制半導體產業的成長動能。台灣做為全球半導體產業的領航者，為持續保持領先地位，必須戰戰兢兢，勇敢向前找路。</p> <p>分項計畫四將結合產學研之研發、設計及製作優勢，合作開發矽基量子計算次系統，期能在 2025 年呈現 2 量子位元系統。本分項計畫可確保台灣半導體產業的優勢，除可橫向鏈結前瞻製程、尖端材料及先進製程設備產業外，在未來將有機會可擴散至量子通訊、金融科技、AI 與機器學習、天氣預測、新藥合成模擬及 DNA 解碼等應用。</p>		

計畫群組及比重	<input type="checkbox"/> 生命科技 ____ % <input type="checkbox"/> 環境科技 ____ % <input type="checkbox"/> 數位科技 ____ % <input checked="" type="checkbox"/> 工程科技 <u>80</u> % <input type="checkbox"/> 人文社會 ____ % <input checked="" type="checkbox"/> 科技創新 <u>20</u> %		
計畫類別	<input checked="" type="checkbox"/> 前瞻基礎建設計畫		
前瞻項目	<input type="checkbox"/> 綠能建設 <input checked="" type="checkbox"/> 數位建設 <input type="checkbox"/> 人才培育促進就業之建設		
推動 5G 發展	<input type="checkbox"/> 是 <input checked="" type="checkbox"/> 否		
資通訊建設計畫	<input type="checkbox"/> 是 <input checked="" type="checkbox"/> 否		
政策依據	<p>FIDP-20170205050000 前瞻基礎建設計畫 5.5 自研自製高階儀器設備與服務平台</p> <p>EYGUID-01090513000000 行政院 109 年度施政方針 十三、推動亞洲矽谷、綠能科技、生醫產業、國防產業、智慧機械、新農業、循環經濟、數位經濟、晶片設計及半導體前瞻科技，以及文化科技創新等產業創新技術；建置學產合作生態圈，以科學園區為區域創新樞紐。</p> <p>PRESTSAIP-0106DG0601050000 數位國家·創新經濟發展方案 6.5 半導體製程與晶片系統研發</p> <p>EYGUID-01090512000000 行政院 109 年度施政方針 十二、以領先全球的半導體及資訊與通信科技(ICT)產業優勢為基礎，加速人工智慧(AI)晶片關鍵技術研發，鏈結國際 AI 創新契機，建構 AI 人才、技術、場域、產業生態系，孕育 AI 新興應用及產業創新。</p>		
計畫額度	<input checked="" type="checkbox"/> 前瞻基礎建設額度 110 年度 <u>485,000</u> 千元 111 年度 <u>440,000</u> 千元		
執行期間	110 年 01 月 01 日 至 111 年 12 月 31 日		
全程期間	110 年 01 月 01 日 至 114 年 08 月 31 日		
前一年度預算	年度	經費(千元)	
	109	0	
資源投入	年度	經費(千元)	
	110	485,000	
	111	440,000	
	112	365,000	
	113	365,000	

	114	245,000			
	合計	1,900,000			
	110 年度	人事費	100,000	土地建築	0
		材料費	123,500	儀器設備	130,000
		其他經常支出	131,500	其他資本支出	0
		經常門小計	355,000	資本門小計	130,000
		經費小計(千元)		485,000	
	111 年度	人事費	99,000	土地建築	0
		材料費	107,500	儀器設備	122,000
		其他經常支出	111,500	其他資本支出	0
		經常門小計	318,000	資本門小計	122,000
		經費小計(千元)		440,000	
中程施政計畫關鍵策略目標	推動科研 4.5，營造友善研發環境，提升人才存量，躍升科研競爭力；				
本計畫在機關施政項目之定位及功能	<p>半導體產業為台灣的支柱與優勢產業，奠基於過去數十年間政府與企業持續不斷投資研發所建立之領先技術。由政府投入種子基金推動高風險先期研究，科技部訂立戰略研發目標，引領台灣學界豐沛的研究能量。</p> <p>成功開發低維材料及檢測技術不僅具有科學上的突破，也可建立與產業界合作之研究團隊，透過科學議題的團隊研發操作，同時能有效整合不同領域的研究專業，在跨領域的課題上，完成具體而且前瞻的成果。這樣跨領域的整合，可以催化學研、產界的合作，提升台灣整體研究的動能與成效。而適時適機與產業界的接軌，不僅可視為「跨領域合作」宏觀視野的一環，更是創造台灣科研回應產業與社會需求的嶄新文化。</p> <p>推動下一個十年所需的等效一奈米前瞻元件與晶片技術之先期布局，探索突破現有框架之破壞性解決方案。該分項計畫的成果將進一步技轉予國內半導體產業，進行量產可行性評估，有效降低產業找路過程之風險，拉開台灣半導體技術與國際競爭者如韓國與中國等之差距。</p> <p>為跟上國際量子電腦技術發展腳步，以期實質發展台灣量子運算之應用技術與掌握台灣發展下世代半導體產業之重要契機，將結合我最具優勢之矽基半導體產業，並整合國內產學研資源，來進行關鍵技術-量子晶片-之開發，以推動未來高效能運算之晶片技術。開發量子元件技術，透過跨領域結合物</p>				

	理科學與工程之專家學者，全方位發展產學研合作，並與世界領先的研究團隊互補合作，以提升台灣半導體技術戰略地位，並推廣至相關產業界。					
計畫架構說明	依細部計畫說明					
	細部計畫 1 名稱	半導體設備:Å 尺度半導體檢測技術				
	110 年度概估經費(千元)	47,500	計畫性質	基礎研究	預定執行機構	自然司
	111 年度概估經費(千元)	44,000				
	細部計畫重點描述	<p>當晶圓製程從奈米進入 Å 尺度，半導體元件的表面積與體積之比將大幅增加一個數量級，不僅內部原子，表面原子的排列、缺陷及其電子結構與引發的量子局限效應預期會對元件的運作表現產生明顯的影響。對於這些結構與量子效應，不僅光學檢測已無用武之地，傳統電子束檢測也無法完全探究。因此本計畫目標發展 Å 尺度檢測技術，其不僅具備檢測缺陷的功能，還具有解析表面原子與電子結構的能力，進而提供足夠的資訊而設計有效的 Å 尺度元件製程以提高良率。技術目標包含：</p> <p>(1) 建立用於檢測結構與化學成份之 Å 尺度解析力的影像及能譜技術。</p> <p>(2) 建立半導體與多層結構介面和表面 Å 解析度缺陷檢測分析。</p> <p>(3) 規劃長遠滿足製程 in-line 的檢測需求。</p>				
	主要績效指標 KPI	<p>1. 透過計畫補助，培育 2 個跨領域研究團隊，開發關鍵檢測技術，以 Å 尺度空間解析度的影像及能譜技術解析半導體及下世代新穎材料的原子級結構、成分、電子結構特性。</p> <p>2. 透過計畫補助，完成 2 件檢測技術移轉至產業線上量測測試。</p>				
	細部計畫 2 名稱	關鍵材料:挑戰物理極限半導體元件材料				
	110 年度概估經費(千元)	97,500	計畫性質	基礎研究	預定執行機構	自然司

111 年度 概估經費(千元)	88,000				
細部計畫 重點描述	半導體元件持續微縮的目的在於降低功耗、提升速度並增加集成密度。然而持續微縮面臨的問題包含短通道效應、元件熱效應、穿隧漏電效應以及量子現象衍伸的效應。雖然新的元件架構不斷地被提出與嘗試，傳統半導體元件仍將面臨材料本身的物理極限。本計畫開啟新的思維，以開發新穎低維半導體材料技術為基礎，並以開發關鍵元件技術為目標，期能透過挑戰物理極限的低維材料，為下世代前瞻半導體技術開啟新契機。				
主要績效指標 KPI	1. 透過計畫補助，達成 3 件產業合作技術論文發表於指標性期刊或專利產出。				
細部計畫 3 名 稱	A 世代半導體技術:次奈米半導體元件與晶片關鍵技術探索				
110 年度 概估經費(千元)	195,000	計畫 性質	基礎研究	預定 執行 機構	工程司
111 年度 概估經費(千元)	176,000				
細部計畫 重點描述	<p>主要推動兩大項關鍵技術開發：</p> <p>(1) 開發高密度三維積體電路技術：CMOS 的二維微縮將趨緩，在不大幅增加晶片製作成本的前提下，晶片密度的提升必須仰賴第三維度垂直方向的延伸。將開發晶片級三維積體電路與嵌入式記憶體等技術。。</p> <p>(2) 建立極低能耗開關元件與超高能效運算架構：為突破傳統電晶體元件與范紐曼運算架構的能耗與能效極限，將結合新穎材料發展極低能耗開關元件，以及邏輯與記憶體高度整合的超高能效架構。。</p>				
主要績效指標 KPI	<p>1. 超高密度三維積體電路技術亮點技術至少一件，密度突破 2020 現有技術極限並評估 2030 年邏輯閘與記憶體密度。</p> <p>2. 極低能耗元件與運算架構技術亮點技術至少一件，能效突破 2020 現有技術極限並評估 2030 年能達到的運算力。</p>				
細部計畫 4 名 稱	A 世代半導體技術:矽基量子計算次系統開發				

	110 年度 概估經費(千元)	145,000	計畫性質	基礎研究	預定 執行 機構	國家實 驗研究 院 台灣 半導體 研究中 心
	111 年度 概估經費(千元)	132,000				
	細部計畫重點 描述	<p>為實現多位元量子計算系統，將開發以下三項次系統，並在低溫環境下整合各次系統，主要工作項目如下：</p> <p>(1) 開發 cryo-CMOS 量子位元操控/驅動/讀取電路晶片次系統：完成適用於矽基量子點或超導量子位元之 cryo-CMOS 控制/驅動/讀取微波電路晶片。</p> <p>(2) 建立 cryo-CMOS 元件低溫操作與電路模型：藉由本計畫建立之 CMOS 元件低溫模型，作為 CMOS 系統晶片所需之低溫 SPICE 模型。</p> <p>(3) 研製 ²⁸Si 量子位元元件：製作多量子點元件；建立 ²⁸Si 同位素純化磊晶技術，以提升量子計算保真度。</p> <p>(4) 打造量子電腦系統：實現 2 量子位元邏輯閘計算。</p> <p>(5) 與國內其他量子計算團隊合作，整合本計畫開發之矽基量子計算次系統與其他不同量子位元物理系統，以實現多位元量子電腦系統雛形。</p>				
	主要績效指標 KPI	<ol style="list-style-type: none"> 1. 建置 cryo-CMOS 元件之低溫操作與電路模型 2. 建置 cryo-CMOS 量子位元微波操控/驅動/讀取電路晶片次系統 3. 製作 ²⁸Si 量子位元元件 4. 2025 年實現二量子位元計算 5. 並於 2025 年時，與國內其他量子計算團隊合作，整合本計畫開發之矽基量子計算次系統與其他不同量子位元物理系統，以實現多位元量子計算。 6. benchmark 本團隊與國際矽量子計算領先團隊之量子位元成果之差距(如量子位元數目及保真度)，據此提出 2025~2030 年製作 full-scale 量子電腦系統之可能提案(如結合各次系統晶片整合以及實現量子演算法)，並且提出如何趕上領先團隊之量子位元數目之提案(如量子點陣列、量子點超導體共振腔 QED 等)。 				
前一年計畫 或相關之前 期程計畫名 稱	全新的新興計畫，無相關前年（或前期）計畫					

前期計畫或計畫整併說明				
近三年主要績效	全新的新興計畫，無相關前年（或前期）計畫			
跨部會署計畫	<input type="checkbox"/> 是 <input checked="" type="checkbox"/> 否			
	合作部會署		110 年度經費(千元)	
			111 年度經費(千元)	
	負責內容			
	合作部會署		110 年度經費(千元)	
			111 年度經費(千元)	
負責內容				
中英文關鍵詞	全方位系統解決方案、低維材料、超高密度三維積體電路技術、極低能耗元件與運算架構、低溫互補式金氧半場效電晶體、矽基量子計算 systematic solution, low-D materials, Ultrahigh density 3D integrated circuit technology, Ultralow energy devices and computing architectures, cryo-CMOS, Si-based Quantum Computing			
計畫連絡人	姓名	潘敏治	職稱	副研究員
	服務機關	科技部工程司		
	電話	0227377983	電子郵件	mcpan@most.gov.tw

貳、計畫緣起

一、政策依據

1. FIDP-20170205050000 前瞻基礎建設計畫 5.5 自研自製高階儀器設備與服務平台
2. EYGUID-01090513000000 行政院 109 年度施政方針 十三、推動亞洲矽谷、綠能科技、生醫產業、國防產業、智慧機械、新農業、循環經濟、數位經濟、晶片設計及半導體前瞻科技，以及文化科技創新等產業創新技術；建置學產合作生態圈，以科學園區為區域創新樞紐。
3. PRESTAIP-0106DG0601050000 數位國家·創新經濟發展方案 6.5 半導體製程與晶片系統研發
4. EYGUID-01090512000000 行政院 109 年度施政方針 十二、以領先全球的半導體及資訊與通信科技(ICT)產業優勢為基礎，加速人工智慧(AI)晶片關鍵技術研發，鏈結國際 AI 創新契機，建構 AI 人才、技術、場域、產業生態系，孕育 AI 新興應用及產業創新。

二、擬解決問題之釐清

半導體產業為台灣的支柱與優勢產業，根據台灣半導體產業協會（TSIA）統計顯示：2019 年台灣半導體 IC 業產值達新台幣 2.66 兆元，占台灣 GDP 比重達 15%。我們在晶圓代工產業產值全球第一，市占率超過七成，IC 設計產業產值全球第二(僅次於美國)，市占率近二成，IC 封測產業產值全球第一，市占率超過五成。全球舉足輕重的台灣半導體產業鏈，因此成為國家經濟與安全的基石。我們現在卓越的成績決不倖倖，奠基於過去數十年間，有遠見政府與企業持續不間斷的投資，研發領先技術並培養一流的人才。放眼未來，當代大數據、人工智慧、物聯網的快速發展使得半導體的需求有增無減，研究指出人類每年的資料產生量呈快速的指數性增長，預計於 2025 年達 175 ZB(需要 1750 億個 1TB 硬碟機方能儲存)。另外，人工智慧所需的龐大運算量每三到四

個月就會倍增，因此，台灣半導體產業的未來發展性仍相當大，今日的領先地位也格外值得珍惜。

低維半導體材料是突破元件持續微縮所面臨的物理及現的重要方案，而低維材料的新穎物性亦提供了開發新世代低耗能元件的新契機。尤其是電子元件在奈米尺度下，在通道與金屬接觸間的焦耳熱、能量耗損、元件過熱、穿隧漏電效應等都是目前面臨的挑戰。然而，低維半體材料在合成技術、元件技術，尤其是高品質與晶圓尺寸的合成技術，以及金屬接觸電阻問題仍然有許多瓶頸。此外，在低維半導體材料中以置換性摻雜精準控制通道之臨界電壓，並藉由控制閘極界面態使電荷載子以能帶傳輸的機制降低散射與能量耗損，亦是極需克服的關鍵技術障礙。新穎低維材料方面，新的元件概念仰賴對低維材料的本質或外在性質具有更深入的了解，且必須解決材料功能化、結構製作以及元件檢測的技術瓶頸。

量子電腦因其量子疊加和量子糾纏特性，可使得量子計算具有量子平行性，可解決現今超級電腦不能解決的問題如金融加密、天氣預測、新興疾病所需之大量生化分子模擬，製藥等應用，基於量子電腦的巨大潛在價值與商業利益，世界各先進國家都在積極整合各方面研究力量和資源，投入大量資源進行初期研究。同時，國際高科技資訊公司如 Google、IBM、Microsoft、Intel 等也積極投入量子電腦的研究，目前有數種物理系統及方案，仍很難說哪一種方案具有絕對的優勢，但普遍仍是認為固態系統的超導約瑟夫森結量子位元方案和半導體矽量子點量子位元兩種方案，較有可能進行大規模位元數目之量子電腦製造，也更適合積體電路化和小型化。以目前台灣具有世界級的半導體晶片產業，產業鏈完整且具有頂尖的研發實力，非常適合進行矽基量子元件的研究與量子電腦的設計。

目前全世界的量子位元團隊，均著眼於量子位元之物理科學及原型技術開發，對於量子位元所需之關鍵技術如量子信號之操作及讀取等，仍是使用非常原始的技術，未來將無法實現大規模位元之量子電腦，因此，本計畫將進行跳躍性的研究開發，將重心擺

在大規模量子位元之量子電腦系統所需的 cryoCMOS 系統晶片開發，製作可與不同量子位元物理平台結合之低溫整合平台，不須以外部控制線路進行量子電腦之操作，而將大型電子設備藉由晶片技術之開發，縮小至能與量子位元元件整合。此一前瞻構想目前仍無任何團隊實現，僅 Intel 公司似以此目標做為未來的研究主軸，惟其研究經費每年以數億美元投入，若台灣要在此量子競賽中成功佔有一席之地，並作為未來這個世紀的領先霸主，實需儘快投入足夠的資源進行先期的原型技術開發。

在本計劃中，我們透過目前台灣半導體研究中心(TSRI)所開發之先進標準製程，預計利用奈米線場效電晶體開發前瞻量子元件，藉由過去本實驗室多年來厚植的關鍵半導體晶片製作技術能力，多年來已與國內外半導體業者共同進行的關鍵製程技術開發，並有許多世界級的成果發表，而面臨科技日新月異的進步，以及歐美日韓等國在半導體下世代的新興科技研發以投入強大的資源，過去 TSRI 年度業務預算編列之研究與技術服務規模，已無法在開發量子科技等新興技術的競賽中提供足夠的資源，若循一般預算編列規模與方式，則量子計算之相關服務平台建立將可能在 10 年後才能提供各界使用，其發展先機已失。台灣將於量子科技的競賽舞台中消失，因此，此項專案計畫實有其迫切性與必要性。

三、目前環境需求分析與未來環境預測說明

解決這些技術瓶頸，必須有效整國內各領域的專家，涵蓋物理、化學、材料、微電子等不同領域的研究人才，以突破性的創新方法，為這些技術瓶頸尋找新的解決方案。本計畫規劃於第一期(2021-2025)，在實驗室技術可以獲得重要進展，並規劃在第二期(2026-2028)，陸續達成各階段性的技術指標，最後階段希望能達成與台灣半導體產業共同合作研發，將研發的技術導入產業應用，再進一步提昇技術及規模化，最終目標協助產業發展具競爭力的關鍵技術。

目前，我們的領先優勢並非全無挑戰，一方面中國與韓國傾全國之力扶植半導體產

業，另一方面半導體元件的傳統微縮方式逐漸接近其物理極限，未來的技術發展有很大的不確定性，如沒有破壞性的技術突破，預期未來的半導體技術很有可能無法持續降低功耗以滿足更多樣的運算需求，製造成本也無法有效隨著技術的推進而下降。這將大幅降低半導體元件微縮的經濟動機，進而扼殺整體半導體產業的動能。在這個前無去路、後有追兵的關鍵時刻，如果台灣希望十年後仍能保有今日在半導體產業鏈的優勢，絕不能原地踏步，蹣跚不前，唯有透過更積極的投入先進半導體技術研發，勇敢向前找路，方能迎向柳暗花明的未來！放眼 2030 年，半導體技術將走向等效一奈米技術，相較 2020 年最先進的五奈米量產技術，其密度、效能、功耗、成本需要有至少十倍以上的改善，但目前無論學界或業界尚無明確的解決方案，各種可能技術百花齊放，需要平行評估，投入研究所需的資源多且風險大。在這樣高度不確定的議題上，政府的科研能量可以扮演更積極的角色，引領台灣學界豐沛的研究能量解決關鍵問題，帶動後續產業之研發動能，有效拉開台灣半導體技術與國際競爭者如韓國與中國等之差距。

目前高效能計算(high performance computing, HPC)均是利用 CMOS 元件製作結合傳統的電腦架構，但隨著各項終端計算裝置如個人電腦、手機、平板等使用量大增，對於計算的需求量呈現指數成長，此問題雖然可透過大量設置資料中心以處理大增的資料量，但所需成本很高，且對於環境、暖化與能源來說，都會產生更劇烈的負面影響，因此，對於新興處理資料之計算系統的需求與日俱增。此外，人類目前面臨到更多前所未有的難題，如新興疾病(2020 年的 COVID-19)、氣候變遷(暖化或颱風預測)、金融科技、製藥科技(愛滋病或肝炎)、地球科學(火山即地震預測)，以傳統的高速運算架構已漸漸入不敷出。最後，所有計算資料都有安全性的問題，傳統的加密法越來越不足以保護各項資料的安全性，因此也需要有新的技術能提供更安全的資料傳輸。

基於上述的環境需求分析，科學界目前提出來最有機會做為未來的解決方案，即是利用量子電腦，量子電腦概念於 20 年前提出，主要是針對可進行質因數分解問題進行超高效能的運算，隨後電腦科學家透過結合量子演算法，預測量子電腦能解決傳統高速電腦永遠解不出來的問題，隨後學術界即一些業界先驅開始投入此領域，而到了最近五年，由於個人資料量的提升，量子電腦已從科幻電影進入大家日常生活常聽到的話題。而最早實際被投入應用的量子電腦由 IBM 研發以超導迴路技術的 5 個量子位元構成，而 50

個量子位元是一個深具意義的里程碑，這代表著超越現有任何超級電腦可以達到的運算能力，象徵量子霸權(quantum supremacy)時代的來臨，目前 IBM 已十分接近這個目標，建造出 50 量子位元的原型機(Associated Press, 2017)，Google 的團隊也緊追在後，2017 年 11 月的自然期刊中，MIT、Harvard、Cal Tech 的合作團隊和 Maryland 大學的量子運算中心也分別用不同的技術達到 50 個量子位元的運算系統(Peter Reuell, 2017)；中國大陸在 2017 年底宣布將投資一百億美元成立新的量子電腦中心，預計在 2020 年開始運作(Brian Wang, 2017)。日本也加入國際量子競賽，宣布免費提供量子類神經網路服務，並將投資 2 億 6 千 7 百萬美元，在 2018 年開始十年量子研發計畫(Tiffany Trader, 2017)。這些量子計算技術雖然都在科學上被驗證，但對於大型量子計算環境而言，仍以固態系統的發展較為可行如超導體或半導體，這也是 Intel 於 2017 年投入半導體量子位元開發的主因，半導體雖然目前位元較少，但其量子信號的同調時間較超導體長，可達成較高的量子計算保真度(fidelity)，達到較高的運算效能；此外，矽製程即為成熟，而超導體製程技術仍無相關產業，對於未來發展而言，半導體仍具有相當程度的優勢，而 2020 年 Intel/Delft 團隊與澳洲 UNSW 團隊更達到了 1.5 K 下的高保真度量子計算，而超導體僅能在 mK 溫度下運作，這對於製作成本與系統效能來說，更加強了矽量子計算的後勢。最後，或許以產業應用來說可能也是最重要的，操控量子計算所需的千萬個邏輯元件，仍需以 CMOS 元件，因此若使用超導體製作，將不如矽基量子元件來得更加容易整合，因此我們預測未來的量子電腦環境，將有可能是矽基系統逐漸趕上，並有可能成為未來商用量子電腦的基礎架構。

四、本計畫對社會經濟、產業技術、生活品質、環境永續、學術研究、人才培育等之影響說明

- (一)本計畫對於人才培育之影響：藉由補助專題研究計畫，培育半導體相關領域人才，以供業界研發人力需求。
- (二)本計畫對於學術研究的影響：提供充足資源讓計畫研究人員，勇於創新，以產出具突破性的研究成果。
- (三)本計畫對於產業技術、社會經濟等的影響：學術研究為產業技術發展及經濟成長的

基礎，臺灣半導體產業乃是「鎮國之寶」，對經濟成長有很大貢獻，讓半導體產業繼續帶領臺灣的經濟成長，以促進經濟整體的發展。

(四) 臺灣的半導體產業聚落相當完整，其產出對於台灣經濟面的影響一日千里，正所謂有「台灣護國神山」企業之稱，及式說明了半導體產業的重要性。而此計畫旨在半導體晶片製作技術開發近乎極限的時間點，提供了半導體產業未來可能的長期發展方向，打造半導體新世代量子技術，將有助於提升台灣在此產業面的競爭與社會經濟發展。

(五) 由於量子計算牽涉到的產業技術十分廣泛，如材料成長、半導體奈米製程技術、微波高頻技術、數位/類比整合系統晶片、低溫技術、及 EDA/演算法等，本計畫作為第一個完整結合各項技術的先行者，對於未來產業技術的發展將埋下智慧的種子，未來可將技術發展的經驗傳接到產業技術進行技轉、專利等開發。

(六) 學術研究部分，目前台灣已有數個團隊進行量子位元物理系統的科學研究，本計畫重心為結合量子位元物理系統與控制/讀取晶片，並整合所有系統開發出一套原型量子電腦，將可與其他學術團隊緊密結合，達成如三倍卷般的加乘效果。

(七) 人才培育部分，相關研究工作推動有多位女性技術服務人員及合作團隊之女性理工科學生參與，並鼓勵產學研有志於半導體領域的優秀人才與女性學員能投入相關領域研究。而參與此計畫之成員預計將透過此計畫參與國際研討會發表，並至世界領先團隊進行移地研究，不但可從中吸取經驗，更可藉由本團隊技術開發之進步，與國際團隊進行互補式合作，增加能見度，以達到後期投入，中期超車，遠期成為世界領先的目標。

參、計畫目標與執行方法

一、目標說明

我國半導體產業具有全球領先的優勢，為了保持台灣半導體產業持續領先的地位，本計畫「Å 世代半導體-前瞻半導體及量子技術研發計畫」將推動下一個十年所需的前瞻元件與材料、先進製程檢測技術、量子元件次系統等技術的先期布局，探索突破現有框架的創新解決方案。本計畫將分為四個分項計畫執行，包含 Å 尺度半導體檢測技術、挑戰物理極限半導體元件材料、次奈米半導體元件與晶片關鍵技術探索、矽基量子計算次系統開發。

本計畫以「科學超前佈署」的創新思維，規劃分項計畫一「半導體設備:Å 尺度半導體檢測技術」與分項計畫二「關鍵材料:挑戰物理極限半導體元件材料」進行跨領域研究開發。以開發新穎低維半導體材料技術為目標，開發關鍵元件技術為基礎，期能挑戰物理極限的低維材料，為下世代前瞻半導體技術開啟新契機。此外，藉由槓桿國內學界自主研發的前瞻技術，協助我國產業在前瞻電子元件技術取得先機。未來將組成跨領域研究團隊，整合涵蓋物理、化學、材料、微電子、儀器技術等不同領域的研究人才，進而開發具有商業競爭性的前瞻材料元件及相關技術，為下世代前瞻材料做超前準備。整體計畫也將在半導體先進製程越發細密複雜，規格即將邁入 Å 尺度、維度降低的趨勢下，開發足以匹配的高端檢測技術，以掌握自主的領先技術。

台灣晶圓代工產值全球排名第一，居全球領導地位，先進製程已邁入 7 奈米以下，隨著技術的精進，製程進入 Å 尺度指日可待。半導體元件持續微縮的目的在於降低功耗、提升速度並增加集成密度。然而持續微縮面臨的問題包含短通道效應、元件熱效應、穿隧漏電效應以及量子現象衍生的效應，使得半導體元件是否能依據摩爾定律持續微縮充滿挑戰。根據國際元件與系統技術藍圖(International Roadmap for Devices and Systems, IRDS)於 2018 年所修正的技術藍圖，電晶體技術預期會在

2023 年由目前的魚鰭式場效電晶體(Fin Field-Effect Transistor, FinFET)技術轉換到閘極全環(Gate-all-Around, GAA)電晶體技術，到達 2023 年的技術節點，元件通道厚度的實際尺寸將會達到 6 nm，如表 2.1 所示。雖然新的元件架構不斷地被提出與嘗試，傳統矽/矽鍺電晶體元件仍將面臨材料本身的物理極限。低維半導體材料，包含二維與一維半導體材料，是目前已知有機會可解決 3 nm 以下元件技術節點之重要方案之一，也是全世界先進半導體產業爭相部屬的領域。此外，低維材料所具有的新穎物性，對於開發新世代低耗能元件極具潛力。

表 2.1、IRDS 2018 國際半導體技術之藍圖

YEAR OF PRODUCTION	2018	2020	2022	2025	2028	2031	2034
	G54M36	G48M30	G45M24	G42M21	G40M16	G40M16T2	G40M16T4
Logic industry "Node Range" Labeling (nm)	"7"	"5"	"3"	"2.1"	"1.5"	"1.0 eq"	"0.7 eq"
IDM-Foundry node labeling	i10-f7	i7-f5	i5-f3	i3-f2.1	i2.1-f1.5	i1.5e-f1.0e	i1.0e-f0.7e
Logic device structure options	FinFET	finFET	finFET LGAA	LGAA	LGAA VGAA	LGAA-3D VGAA	LGAA-3D VGAA
Mainstream device for logic	finFET	finFET	finFET	LGAA	LGAA	LGAA-3D	LGAA-3D
LOGIC TECHNOLOGY ANCHORS							
Patterning technology inflection for Mx interconnect	193i, EUV	193i, EUV DP	193i, EUV DP	193i, High-NA EUV	193i, High-NA EUV	193i, High-NA EUV	193i, High-NA EUV
Beyond-CMOS as complimentary to mainstream CMOS	-	-	-	2D Device, FeFET	2D Device, FeFET	2D Device, FeFET	2D Device, FeFET
Channel material technology inflection	Si	SiGe25%	SiGe50%	Ge, 2D Mat	Ge, 2D Mat	Ge, 2D Mat	Ge, 2D Mat

半導體檢測是 IC 產業中極度關鍵的一環，對改善晶片的製程與提高生產良率扮演重要的角色。因此隨著 Å 尺度半導體世代的來臨，半導體檢測技術也應隨之提升。除了具備傳統的電子束檢測內部缺陷的功能，也應具有達到原子尺度的空間解析、局域電子結構量測的能力，甚至元素解析能力，以因應製程進入 Å 尺度，元件的運作表現受到量子尺寸效應和表面效應如表面能帶彎曲、表面粗糙度、表面缺陷的影響所衍生的問題。Å 尺度的元件製程將有可能包含零維的量子點、一維的奈米線和二維的奈米片等低維度材料以克服元件中顯現短通道效應與表面粗糙度引發的漏電流問題。低維度材料通常由於獨特的電子結構而顯現有別於塊材的物理特性，但其電子結構極易受環境因素，如應力、吸附物而改變，其整合在元件中也將影響元件的運作表現。因此，Å 尺度檢測技術也應具備探測這些低維度材料之原

子與電子結構之功能。這些需求不僅傳統的光學檢測無法達到，傳統電子束檢測也無法完全因應。

有鑑於此，本計畫將致力於開發原子級解析度檢測技術，以備未來之需。本計畫目標發展 Å 尺度檢測技術，其不僅具備檢測缺陷的功能，還具有解析元素、表面原子與電子結構的能力，進而提供足夠的資訊而設計有效的 Å 尺度元件製程以提高良率。目前能達到原子級解析度量測的技術主要為掃描穿透式電子顯微鏡 (STEM) 和掃描探針顯微鏡 (SPM)。掃描穿透式電子顯微鏡能夠探測材料的整體結構，同時也能進行能譜量測，解析化學元素與電子結構，但易有電子束破壞試片之現象；掃描探針顯微鏡則解析表面結構，不會破壞材料結構，而且掃描探針顯微鏡中的掃描式穿隧顯微術 (STM) 的掃描穿隧光譜 (STS) 功能也能進行電子結構量測，可間接解析化學成分。光學技術不具破壞性，也能進行能譜量測解析化學成分，但空間解析難以達到原子尺度。上述技術皆有其優點與限制，如何放大其優勢，降低其限制，是本分項計畫目前需要創新突破的地方。分項計畫一將規劃以 STEM 和 SPM 之現有優勢做為半導體檢測技術的發展平台，探索 Å 尺度空間解析度技術，線、面、點缺陷檢測、以至於發展新穎具元素指紋的能譜技術等面向檢測功能，以達到全方位系統解決方案的目標。

分項計畫三「A 世代半導體技術:次奈米半導體元件與晶片關鍵技術探索」的核心目標為推動半導體產業下一個十年所需前瞻元件與晶片技術之先期布局，開發 2030 年所需之「GAME 超高密度與能效之等效一奈米積體電路技術」。採用美國 DARPA Grand Challenge 的方式，由政府投入種子基金，突破現有框架，挑戰密度、成本、能耗、能效較 2020 年最先進的五奈米量產技術達十倍或以上改善之高難度目標，激發學界提出破壞性之創新解決方案。目前全世界並無已知之技術能達成，訂立極具困難之挑戰性目標能引導並鼓勵學界勇於提出不同於現有技術之破壞性解決方案，以充分符合本計畫探索未知技術的大挑戰精神，計畫成果將不僅以是否

達成所列技術規格為單一衡量指標。此外，學界開發之先期元件與晶片技術成果將技轉予國內半導體產業，進行量產可行性評估，有效降低產業找路過程之風險，預期能吸引業界合作或技轉投入下世代半導體技術研究計畫 5 件，投入超過 10,000 千元研發經費。本計畫亦將培植下世代半導體技術所需之尖端研發人才，預計能培育領先研究團隊 8 群，參與計畫教師 50 人，碩博士生 150 人。

為達成台灣之量子電腦系統，台灣半導體研究中心將透過分項計畫四「A 世代半導體技術:矽基量子計算次系統開發」開發三大次系統，(1)開發 cryo-CMOS 量子位元操控/驅動/讀取電路晶片次系統；(2) 建立 cryo-CMOS 元件與電路模型；(3) 研製²⁸ 矽量子位元元件，各次系統的目標如下：

(1) 開發 cryo-CMOS 量子位元操控/驅動/讀取電路晶片次系統

目前控制及量測量子位元訊號的方式，是透過冷卻於極低溫之量子晶片和在室溫下之電子儀器中以導線連接，這些電纜導線將隨著量子位元數目增加而越來越多及複雜，不適用於未來要實現『量子霸權』系統中成千上萬個量子位元的操控及讀取。因此，若能將這些操控及讀取功能從儀器設備微小化成 IC 晶片，並置於低溫環境，便能就近與量子位元連接，不需要一堆電纜導線連接於低溫系統及操控/讀取儀器設備之間。

目前全球在量子電腦的研究，不只加速量子位元系統的開發，為了實現未來 full-scale 量子電腦系統，國際間許多知名軟硬體公司及研究機構，包括 IBM、Google、Intel、Leti、IMEC 等，已投入大量資源佈局 cryo-CMOS 量子位元操控/驅動/讀取電路晶片領域，並於 2019 年及 2020 年陸續發表成果於國際頂尖元件與電路系統會議如 IEDM 及 ISSCC。台灣的世界頂尖半導體產業是發展矽基量子電腦最重要的優勢，全球於此領域剛起步的情形下，結合產學研於量子位元、低溫量測及微波/混訊電路技術的能量，加速發展適用於於矽基量子點、超導量子位元或其他量子位元系統之 cryo-CMOS 操控/驅動/讀取電路晶片技術，讓量子電腦 cryo-CMOS 晶片設計、製造及封裝能於台灣扎根，並讓台灣於未來量子電腦晶片市場佔有一席之地，不僅具有戰略半導體晶片技術，也創造可觀產值。

(2) 建立 cryo-CMOS 元件與電路模型

為設計能在極低溫操作之電子電路，我們必須先萃取元件模型。現有 SPICE 元件模型如 BSIM、EKV、HiSIM、PSP 等皆為室溫(300 K)左右之操作而設計。欲利用這些模型，除須修改參數外，元件模型公式皆須更改，電路設計軟體如 HSpice 之內建模型並不適用，本計畫參考 EPFL 之 C. Enz 團隊於 2018 年發表於 IEEE Journal of Electron Device Society 研究成果，預計自行修改傳統模型，並以 Verilog-A 實作，修改 EKV 電晶體模型以描述在低溫下量測結果之實例，預計以 BSIM 模型為範本，將模型作修正，以利電路之 SPICE 模擬。

(3) 研製 ²⁸矽量子位元元件

製作矽基量子元件的挑戰之一為改善自旋相干時間(coherent time)，當環境有核自旋，核自旋將和量子位元電子自旋產生交互作用，進而影響並減少相干時間，且會導致量子訊息的散失和運行量子算法時出現錯誤。因為自然界有 4.67%的 ²⁹矽具有核自旋，將影響量子位元的相干時間與保真度，因此國際領先團隊(Intel/Delft、USNW、Princeton)皆積極開發 ²⁸矽同位素純化磊晶技術與量子位元元件。利用陣列或是奈米線量子點，可擴展量子位元的規模，由於量子點元件具有多層閘極，製作極為困難。本計畫將開發製作 ²⁸矽量子位元元件，預期於 2025 年整合各次系統 demo 2 量子位元運算。

計畫全程總目標

分項計畫一「半導體設備:Å 尺度半導體檢測技術」

- (1) 建立用於檢測結構與化學成份之 Å 尺度解析力的影像及能譜技術。
- (2) 建立半導體與多層結構介面和表面 Å 解析度缺陷檢測分析。
- (3) 規劃長遠滿足製程 in-line 的檢測需求。

分項計畫二「關鍵材料:挑戰物理極限半導體元件材料」

- (1) 開發大面積高品質低維半導體材料生長技術
- (2) 開發低維半導體元件之關鍵技術

(3) 開發新功能性低耗能元件材料

分項計畫三「A 世代半導體技術:次奈米半導體元件與晶片關鍵技術探索」

- (1) 開發高密度三維積體電路技術：挑戰晶片密度與成本達等效一奈米技術指標。
- (2) 建立極低能耗開關元件與超高能效運算架構：挑戰元件能耗與晶片能效達等效一奈米技術指標。

分項計畫四「A 世代半導體技術:矽基量子計算次系統開發」

- (1) 開發 cryo-CMOS 量子位元操控/驅動/讀取電路晶片次系統：完成適用於矽基量子點或超導量子位元之 cryo-CMOS 控制/驅動/讀取微波電路晶片。
- (2) 建立 cryo-CMOS 元件與電路模型：建立 CMOS 元件之低溫模型；建立 CMOS 系統晶片所需之低溫 SPICE 模型。
- (3) 研製 ²⁸Si 矽量子位元元件：製作多量子點元件；建立 ²⁸Si 同位素純化磊晶技術，以提升量子計算保真度。
- (4) 打造量子電腦系統：實現 2 量子位元邏輯閘計算。

年度	第一年 民 110 年	第二年 民 111 年	第三年 民 112 年	第四年 民 113 年	第五年 民 114 年
年度目標	1. 透過計畫補助，培育 1 個跨領域研究團隊，開發關鍵檢測技術，以 Å 尺度空間解析度解析半導體特性 2. 開發大面積高品質低維半導體材料生長技術 3. 關鍵元件與電路技術之理論探索	1. 透過計畫補助，培育 2 個跨領域研究團隊，開發關鍵檢測技術，以 Å 尺度空間解析度的影像及能譜技術解析半導體特性 2. 開發大面積高品質低維半導體材料生長技術	1. 透過計畫補助，培育 2 個跨領域研究團隊，開發關鍵檢測技術，以 Å 尺度空間解析度的影像及能譜技術解析半導體及下世代新穎材料的原子級結構、成分等特性 2. 開發大面積高品質低	1. 透過計畫補助，培育 2 個跨領域研究團隊，開發關鍵檢測技術，以 Å 尺度空間解析度的影像及能譜技術解析半導體及下世代新穎材料的原子級結構、成分、電子結構特性 2. 開發大面	1. 透過計畫補助，培育 2 個跨領域研究團隊，開發關鍵檢測技術，以 Å 尺度空間解析度的影像及能譜技術解析半導體及下世代新穎材料的原子級結構、成分、電子結構特性 2. 開發大面

	4. 開發量子計算次系統	3. 關鍵元件與電路技術之雛型驗證 4. 開發量子計算次系統	維半導體材料生長技術及元件關鍵技術 3. 關鍵元件與電路技術之創新優化 4. 整合各次系統，實現單位元量子計算	積高品質低維半導體材料生長技術及元件關鍵技術 3. 關鍵元件與電路技術之突破領先 4. 整合各次系統，實現二位元量子計算	積高品質低維半導體材料生長技術及元件關鍵技術 3. 次奈米關鍵元件與電路技術之突破領先 4. 實現高保真度之二位元量子計算，並與國內量子計畫團隊整合實現四位元量子電腦系統雛形
預期關鍵成果	1. 透過計畫補助，達成晶圓尺寸生長技術：短期實驗室技術達 2 吋技術 2. 1 件產業合作技術論文發表於指標性期刊或專利產出。 3. 超高密度三維積體電路技術之理論概念驗證。 4. 極低能耗元件與運算架構技術之理論概念驗證。 5. 製作適用於低溫(≤ 4 K)量測系統之電路板與	1. 完成 1 件檢測技術移轉至產業線上量測測試 2. 1 件產業合作技術論文發表於指標性期刊或專利產出。 3. 超高密度三維積體電路技術之實驗雛形驗證，展現亮點技術至少一件。 4. 極低能耗元件與運算架構技術之實驗雛形驗證，展現亮點技術至少一件。 5. 設計並驗證分頻多功	1. 透過計畫補助，達成晶圓尺寸生長技術：中期實驗室技術達 4 吋技術 2. 2 件產業合作技術論文發表於指標性期刊或專利產出。 3. 超高密度三維積體電路技術優化，以與 2020 現有技術相當為挑戰目標。 4. 極低能耗元件與運算架構技術優化，以與 2020 現有技術相當為挑戰目標。	1. 完成 1 件檢測技術移轉至產業線上量測測試 2. 達成晶圓尺寸生長技術：中期實驗室技術達 4 吋技術 3. 透過計畫補助，達成元件在 BEOL 之操作展示。 4. 2 件產業合作技術論文發表於指標性期刊或專利產出。 5. 超高密度三維積體電路技術產業擴散，指標性產業共同開發技術	1. 達成晶圓尺寸生長技術：中期實驗室技術達 4 吋技術 2. 1 件產業合作技術論文發表於指標性期刊或專利產出。 3. 透過計畫補助，達成元件在 BEOL 之操作展示。 4. 超高密度三維積體電路技術，密度突破 2020 現有技術極限，展現亮點技術一件。 5. 極低能耗元件與運算架構技術，能效突破 2020

	<p>晶片封裝與打線方法，透過低溫元件特性量測，建立台灣第一個在 4K 運作之高效率振盪器。</p> <p>6. 量測晶圓廠製作之 CMOS 晶片，擷取在不同溫度下之電晶體特性如臨界電壓、飽和電壓、次臨界斜率、載子遷移率以及熱載子效應等等數值，藉以建立基本的低溫元件電壓電流特性資料庫</p> <p>7. 開發 28 矽同位素純化磊晶技術，製作 28 矽量子位元元件，完成量子點元件</p>	<p>之量子驅動電路架構之主要核心電路，調校高速數位轉類比轉換器(DAC)之性能(包含 SNR 與 SFDR)，並同時進行頻率合成器關鍵電路-高速記憶體在 4K 低溫下讀寫正確性之驗證。</p> <p>6. 推導並建立低溫下的電晶體電特性元件模型，利用第一年的結果驗證模型式，建立一個適用低溫臨界電壓 SPICE 模式。</p> <p>7. 開發 28 矽同位素純化磊晶技術，製作 28 矽量子位元元件，完成量子點元件</p>	<p>5. 結合高速 DAC 與前端數位單邊帶調變技術，以進行高速頻率合成器電路設計及其於低溫($\leq 4K$)測特性(SNR 與 SFDR)分析，驗證單一通道頻率合成電路技術在 1-20 GHz 之頻率範圍內之信噪比與線性度。</p> <p>6. 強化第二年結果，推導並驗證低溫下線性與飽和區域的電壓電流 SPICE 模式。</p> <p>7. 開發 28 矽同位素純化磊晶技術，製作 28 矽量子位元元件，完成量子點元件</p>	<p>至少一件。</p> <p>6. 極低能耗元件與運算架構技術產業擴散，指標性產業共同合作開發技術至少一件。</p> <p>7. 優化高速轉阻放大讀取電路晶片並驗證單一量子位元操控及/驅動/讀取微波系統晶片(頻率範圍為 1~20 GHz，功率<1 mW/qubit)之信雜比與線性度。</p> <p>8. 建立完整(T/T, B/B, W/W)三種不同狀況下的低溫 SPICE 交/直流模式。</p> <p>9. 開發 28 矽同位素純化磊晶技術，製作 28 矽量子位元元件，完成量子點元件</p> <p>10. 整合各項次系統，實現 2 量子位元閘極運算。</p>	<p>現有技術極限，展現亮點技術一件。</p> <p>6. 修改頻率合成係數，實現多通道多量子位元驅動/讀取功能，並進行鄰近通道干擾之測試驗證，以確保滿足多 qubits 操作下之性能(SNR/SFDR)要求。</p> <p>7. 推導並建立 TSRI 自有之常/低溫電晶體電特性元件模型並移植到電路模擬器中進行積體電路生產。</p> <p>8. 開發整合 cryo-CMOS 量子位元操控次系統，並與國內其他量子計畫團隊所開發之量子位元平台整合，實現量子運算。</p>
--	---	---	---	--	---

二、執行策略及方法

細部計畫名稱	執行策略說明
半導體設備:Å 尺度半導體檢測技術	<p>當晶圓製程從奈米進入 Å 尺度，半導體元件的表面積與體積之比將大幅增加一個數量級，不僅內部原子，表面原子的排列、缺陷及其電子結構與引發的量子局限效應預期會對元件的運作表現產生明顯的影響。對於這些結構與量子效應，不僅光學檢測已無用武之地，傳統電子束檢測也無法完全探究。因此本計畫目標發展 Å 尺度檢測技術，其不僅具備檢測缺陷的功能，還具有解析表面原子與電子結構的能力，進而提供足夠的資訊而設計有效的 Å 尺度元件製程以提高良率。</p>
關鍵材料:挑戰物理極限半導體元件材料	<p>半導體元件持續微縮的目的在於降低功耗、提升速度並增加集成密度。然而持續微縮面臨的問題包含短通道效應、元件熱效應、穿隧漏電效應以及量子現象衍伸的效應。雖然新的元件架構不斷地被提出與嘗試，傳統半導體元件仍將面臨材料本身的物理極限。本計畫開啟新的思維，以開發新穎低維半導體材料技術為基礎，並以開發關鍵元件技術為目標，期能透過挑戰物理極限的低維材料，為下世代前瞻半導體技術開啟新契機。</p>
A 世代半導體技術:次奈米半導體元件與晶片關鍵技術探索	<p>為推動半導體產業下一個十年所需前瞻元件與晶片技術之先期布局，開發 2030 年所需之”GAME 超高密度與能效之等效一奈米積體電路技術”。以補助專題計畫方式執行，GAME 平台主要包含兩大項關鍵技術開發:(1)超高密度三維積體電路技術；(2)極低能耗元件與運算架構。</p>
A 世代半導體技術:矽基量子計算次系統開發	<ol style="list-style-type: none"> 1. 以台灣半導體技術優勢，切入關鍵量子晶片技術開發 2. 藉由國研院台灣半導體中心累積 30 年的產學鏈結機制與技術服務能量，結合跨領域物理、電子電機工程的研究團隊，建立 cryo-CMOS 次系統晶片，整合不同量子次系統，展示量子計算功能。 3. 以上述技術團隊為基礎，建立台灣量子研究生態體系，進而與國際相關領域研究接軌 <p>推動與 UNSW、IMEC 等國際指標型研究單位合作研究，鏈結半導體人才培育計畫，培訓開發下世代量子元件技術人才</p>

分項計畫一「半導體設備:Å 尺度半導體檢測技術」

本分項計畫一的目的在發展 Å 尺度的檢測技術，使其同時具備解析原子尺度的結構、電性以及缺陷的能力。預期透過計畫補助，培育 2 個跨領域研究團隊，開發關鍵檢測技術，以 Å 尺度空間解析度的影像及能譜技術解析半導體及下世代新穎材料的原子級結構、成分、電子結構特性。完成 2 件檢測技術移轉至產業線上進行量測。本計畫的技術指標目標包含：

- (1) 建立用於檢測結構與化學成份之 Å 尺度解析力的影像及能譜技術。
- (2) 建立半導體與多層結構界面和表面，達成 Å 解析度的缺陷檢測分析。
- (3) 規劃長遠滿足製程 in-line 的檢測需求。

對以上技術目標再進行擴充說明，(1)分析半導體表面與界面的原子級結構，特別是線缺陷(>1 nm)及面缺陷的分析及檢測達 Å 尺度；(2)化學成份分析達 Å 尺度；(3)挑戰點缺陷檢測鑑定及分析；(4)發展新穎具元素指紋(finger print)的顯微能譜(micro-spectroscopy)技術。

對於此計畫最重要之技術含量，在於符合半導體產業之材料及元件檢測需求，技術開發將包含奈米至 Å 尺度的相關顯微能譜術及元素指紋分析，例如解析奈米尺度的應力分佈，可利用掃描穿隧顯微術與拉曼光譜結合的探針增強拉曼光譜術。在掃描穿隧顯微術中探針掃描表面量取形貌的同時，將光源聚焦至探針前端，如此可局部增強探針下的表面因光所產生的拉曼訊號。由於拉曼訊號對應力十分敏感，因此可在探針掃描同時得到表面應力分佈影像。另於掃描穿隧顯微術亦可與電子能量損失能譜結合達到應力分佈之檢測需求。此類技術成份將持續盤點並列入於計畫徵求及計畫執行時之重點規劃。

分項計畫二「關鍵材料:挑戰物理極限半導體元件材料」

有鑑於低維材料在前瞻元件的應用潛力，本計畫以「科學超前佈署」的思維，將透

過計畫補助，引導學界組成跨領域研究團隊，有效整合涵蓋物理、化學、材料、微電子等不同領域的研究人才，針對低維半導體材料合成技術、元件關鍵技術以及低維材料在新世代低耗能元件應用進行研究與開發，期能透過挑戰物理極限的低維材料，以及探索低維材料的新穎物性，突破現有半導體元件的框架，為下世代前瞻半導體技術探索新契機，並藉由槓桿國內學界自主研發的前瞻技術，協助我國產業在前瞻電子元件技術取得超前佈署先機。

計畫目標透過本計畫補助，目標培育 4 個跨領域研究團隊，為大面積低維半導體材料生長、元件關鍵技術及新穎低耗能元件之技術瓶頸提供解決方案。本計畫也將引導研究團隊與產業界合作，共同開發關鍵性技術，目標達成至少 3 件具開創性的產業合作技術論文發表於指標性期刊或專利產出。所培育的研究團隊。

如計畫背景所述，低維半導體材料是突破元件持續微縮所面臨的物理及現的重要方案，而低維材料的新穎物性亦提供了開發新世代低耗能元件的新契機。尤其是電子元件在奈米尺度下，在通道與金屬接觸間的焦耳熱、能量耗損、元件過熱、穿隧漏電效應等都是目前面臨的挑戰。然而，低維半體材料在合成技術、元件技術，尤其是高品質與晶圓尺寸的合成技術，以及金屬接觸電阻問題仍然有許多瓶頸。此外，在低維半導體材料中以置換性摻雜精準控制通道之臨界電壓，並藉由控制閘極界面態使電荷載子以能帶傳輸的機制降低散射與能量耗損，亦是極需克服的關鍵技術障礙。新穎低維材料方面，新的元件概念仰賴對低維材料的本質或外在性質具有更深入的了解，且必須解決材料功能化、結構製作以及元件檢測的技術瓶頸。

解決這些技術瓶頸，必須有效整國內各領域的專家，涵蓋物理、化學、材料、微電子等不同領域的研究人才，以突破性的創新方法，為這些技術瓶頸尋找新的解決方案。本計畫規劃於第一期(2021-2025)，在實驗室技術可以獲得重要進展，並規劃在第二期(2026-2028)，陸續達成各階段性的技術指標，最後階段希望能達成與台灣半導體產業共同合作研發，將研發的技術導入產業應用，再進一步提昇技術及規模化，最終目標協助

產業發展具競爭力的關鍵技術。

分項計畫三「A 世代半導體技術:次奈米半導體元件與晶片關鍵技術探索」

本計畫預計開發之等效一奈米技術我們稱之為「GAME 超高密度與能效之等效一奈米積體電路技術」，其中 G 指的是 Gate 邏輯閘，A 指的是 Architecture 架構，M 指的是 Memory 記憶體，E 指的是 Ultralow-Energy device 極低能耗元件，四者為等效一奈米積體電路技術的基石。我們進一步將 GAME 區分成兩大項關鍵技術開發：超高密度三維積體電路技術與極低能耗元件與運算架構。在不增加單位晶圓製造成本下，使單位電路的面積縮小、單價有效降低，延續莫爾定律的經濟誘因。極低能耗元件與運算架構則是為解決目前晶片能耗過高且能效無法滿足高運算量之大數據處理需求，開發極低能耗開關元件與超高能效運算架構，。

分項計畫四「A 世代半導體技術:矽基量子計算次系統開發」

本分項計畫將預期於 2025 年整合三項次系統 demo 2 量子位元運算，內容包含三個工作項目：(1)開發 cryo-CMOS 量子位元操控/驅動/讀取電路晶片次系統、(2)建立 cryo-CMOS 元件與電路模型、(3)研製²⁸矽量子位元元件。本分項計畫的工作項目內容說明如下：

1. 開發 cryo-CMOS 量子位元操控/驅動/讀取電路晶片次系統

110 年工作項目

- (1) 評估適用於矽基量子點或超導量子位元之多量子 Cryo-CMOS 控制/驅動/讀取微波電路晶片架構，包含分頻多功架構(須結合高速頻率合成電路技術與單邊帶調變技術)，分時多工架構(須結合高精度頻率產生電路技術與低失真高速類比多功器)以及高速低雜訊轉阻放大電路。
- (2) 評估適用於低溫量測系統之電路板製作、晶片封裝與打線方法，並藉由量測低溫測試電路(環型振盪器，ring oscillator)特性來與模擬結果作回歸

分析，以提供未來多 Cryo-CMOS 控制/驅動/讀取微波電路之設計參數調整之依據。

111 年工作項目

- (1) 設計並驗證分頻多功多量子驅動電路架構時所需之主要核心電路，調校高速數位轉類比轉換器(DAC)之性能(包含 SNR 與 SFDR)，以確保量子單元的保真度不會被不佳的電路效能所影響，並同時進行量子讀取電路，高速轉阻放大讀取電路設計及在低溫下之性能驗證。
- (2) 設計並驗證分時多功多量子驅動電路架構時所需之主要核心電路，調校高精度頻率產生電路技術之特性，以確保量子單元的保真度不會被不佳的電路效能所影響。

112 年工作項目

- (1) 結合高速 DAC 與前端數位單邊帶調變技術，以進行高速頻率合成器電路設計及其於低溫測特性(SNR 與 SFDR)分析，並優化高速轉阻放大讀取電路晶片。
- (2) 驗證單一通道頻率合成電路技術之信噪比與線性度，以滿足量子位元保真度之要求。
- (3) 結合高精度頻率產生電路技術與低失真高速類比多功器以執行分時多功多量子驅動電路之特性量測(SNR 與 SFDR)，並與分頻多功架構作功耗與性能之比較，以決定未來多量子位元驅動電路所採用之最終架構。

113 年工作項目

- (1) 優化高速轉阻放大讀取電路晶片以滿足量子位元讀取之高靈敏度與低雜訊之需求。
- (2) 驗證單一通道量子位元操控及/驅動/讀取微波系統晶片量子位元操控驅動電路之信噪比與線性度，並和量子位元整合測試驗證，以確保量子驅

動核心技術之效能。

114 年工作項目

- (1) 優化頻率合成係數，實現多通道多量子位元驅動/讀取功能，並進行鄰近通道干擾之測試驗證，以確保滿足多量子位元操作下之性能(SNR/SFDR)要求。
 - (2) 結合量子位元晶片和驅動/讀取及其他控制周邊次系統電路，完成多量子位元晶片與 Cryo-CMOS 控制/驅動/讀取微波電路晶片整合驗證。
2. 建立 cryo-CMOS 元件與電路模型

110 年工作項目

- (1) 量測晶圓廠提供之 CMOS 晶片上的元件電壓電流特性，擷取在不同溫度下各種不同尺寸之電晶體的臨界電壓、飽和電壓、次臨界斜率、載子遷移率以及熱載子效應等等數值，藉以建立基本的低溫元件電壓電流特性資料庫。
- (2) 建立電晶體低溫量測系統，包含低溫電壓電流量測探針機台以及多功能多頻量測儀，頻譜分析儀以及金屬導線打線機台等設備。

111 年工作項目

- (1) 推導並建立低溫下的電晶體電特性元件模型，包含次臨界電流曲線斜率模式、線性電流區的電阻模式、載子遷移率模式、垂直電場效應、小尺寸臨界電壓效應以及飽和電流區的特性長度效應等，必要時並可延伸到崩潰電壓區。
- (2) 利用低溫量測系統量測 cryo-CMOS 之低溫電性，並與推導出的模式進行驗證，先期驗證臨界電壓的低溫模式，務求建立一個適合各種尺寸的半導體元件的低溫臨界電壓 SPICE 模式。

112 年工作項目

- (1) 建立低溫下的電晶體電特性元件直流模型，包含次臨界電流曲線斜率模式、線性電流區的電阻模式、載子遷移率模式、垂直電場效應、小尺寸臨界電壓效應以及飽和電流區的特性長度效應等。
- (2) 持續根據晶圓廠所提供的設計文件以及前年度所製造生產的積體電路進行修改，繼續設計出可建立元件交/直流電流模式的測試積體電路 (Testkey) 並交由晶圓廠製造生產。

113 年工作項目

- (1) 建立低溫下的電晶體電特性元件交流模型，包含內含電容模式、閘極到源/汲極電容模式、片電阻模式、參雜區電容模式、導線電容以及半生電容效應等。
- (2) 利用低溫(~4K)量測系統量測低溫下的環型震盪電路以及電容測試電路，並與第(1)模式進行比較驗證，建立一個製程完整的交/直流低溫的半導體元正常 Typical/Typical (NMOS/PMOS) 的 SPICE 模式。
- (3) 持續根據晶圓廠所提供的設計文件以及前年度所製造生產的積體電路進行修改，繼續設計出可建立元件交/直流電流模式的測試積體電路 (Testkey) 並交由晶圓廠製造生產。

114 年工作項目

- (1) 利用前年度生產的機體測試電路晶片，大量量測各種不同尺寸之電晶體的臨界電壓、飽和電壓、次臨界斜率、載子遷移率以及熱載子效應等等數值並建立最佳以及最差的元件電流電壓。
- (2) 利用前年度所建立的 Typical/Typical SPICE 模式，建立低溫下的最佳/最差條件(Best/Worse) SPICE 模式，本模式將提供電路設計者有效依據設計出更好更成功的量子位元操控/驅動/讀取電路晶片。

3. 研製 ^{28}Si 矽基量子位元元件

110 年工作項目

- (1) 開發 ^{28}Si 同位素純化磊晶技術：架設 ^{28}Si 矽氣體管路，採購 ^{28}Si 同位素前驅物，利用半導體中心既有機台開發此純化磊晶技術，並透過材料分析確認 ^{28}Si 同位素純化程度。
- (2) 製作矽量子點元件：採用奈米線結構，配合電子束直寫系統、乾式蝕刻製程，預期製作多層閘極矽奈米線量子點元件。

111 年工作項目

- (1) 開發 ^{28}Si 矽量子點元件：延續 110 年製作矽量子點元件製程，結合 ^{28}Si 同位素純化磊晶技術，搭配高解析度與精確對準電子束直寫系統，預期製作小線寬閘極之多層閘極 ^{28}Si 奈米線量子點元件，提升量子位元耦合能力。
- (2) 建置無液氦稀釋致冷量測系統，量測矽量子點元件於極低溫環境之電特性，在矽量子點中呈現 Coulomb blockade，確認單電子進出量子點行為。

112 年工作項目

- (1) 利用無液氦稀釋致冷量測系統量測 ^{28}Si 矽量子點元件於極低溫環境之電特性，在 ^{28}Si 矽量子點中呈現 Coulomb blockade，確認單電子進出量子點行為。
- (2) 利用無液氦稀釋致冷量測系統，以外接微波線路連結 ^{28}Si 矽量子點元件，改變量子點之電子自旋狀態，並透過單電子電晶體偵測量子點內的電子自旋狀態，預期 demo Rabi oscillation，驗證系統於基態與激發態之週期性躍遷機率。

113 年工作項目

- (1) 利用無液氦稀釋致冷量測系統，整合 cryo-CMOS 微波操控次系統取代

外接線路，改變量子點電子之自旋狀態，並透過單電子電晶體偵測量子點內的電子自旋狀態，預期 demo Rabi oscillation，驗證系統於基態與激發態之週期性躍遷機率。

- (2) 整合 cryo-CMOS 微波操控次系統、²⁸矽量子點元件與量子運算法，demo 兩個量子位元計算。

114 年工作項目

- (1) 利用所開發之 cryo-CMOS 微波操控次系統，與國內其他量子計畫團隊合作，整合不同量子計算平台之量子運算。
- (2) 整合 cryo-CMOS 微波操控次系統、²⁸矽量子點元件，提升單量子位元之保真度
- (3) Benchmark 本團隊與國際矽量子計算領先團隊之量子位元成果之差距(如量子位元數目及保真度)，據此提出 2025~2030 年製作 full-scale 量子電腦系統之可能提案(如結合各次系統晶片整合以及實現量子演算法)，並且提出如何趕上領先團隊之量子位元數目之提案(如量子點陣列、量子點超導體共振腔 QED 等)。


三、達成目標之限制、執行時可能遭遇之困難、瓶頸與解決的方式或對策

分項計畫一「Å 尺度半導體檢測技術」

目前的檢測技術於分析 Å 尺度材料的物理化學能力，仍有很大的瓶頸限制及關鍵問題待克服，本分項計畫一旨在於建立用於檢測結構與化學成份之超高空間解析度的影像及能譜技術。


分項計畫二「挑戰物理極限半導體元件材料」

隨著半導體元件的微縮，元件通道厚度也不斷的變薄。如下圖所示，當通道層厚度小於 3 nm 時，載子在傳統的矽鍍半導體通道中將無法有效的傳輸。然而，二維半導體材料，如二硫化鉬(MoS_2)與二硫化鎢(WS_2)，僅有原子層的厚度(約 0.7 nm)，材料的載子遷移率卻仍可達 $20\text{-}200\text{ cm}^2/\text{V}\cdot\text{s}$ 。也因此，低維半導體材料被認為是解決 3 nm 以下元件技術之重要方案之一。然而，二維半導體元件對於與目前晶片技術的整合仍有相當大落差，並且存在許多關鍵技術瓶頸。



圖、傳統半導體與二維半導體中載子遷移率隨著通道層厚度的變化。[*Nature* 573, 507-518 (2019)]

在材料之合成與生長技術方面，目前已知可以透過化學氣相沉積等技術合成二維材料，但材料結構與缺陷之控制技術仍待開發，且材料載子遷移率仍待提升。此外，大面積生長技術仍尚未成熟，尤其是能達到產業應用等級的晶圓尺寸的生長技術。在元件技術方面，目前面臨最大問題仍然是二維半導體與金屬之間的接觸電阻過高，進而使二維半導體在元件的發展受到限制。下圖是各類通道層材料的金屬接觸電阻與通道載子濃度的關係圖。目前大部分二維材料的金屬接觸電阻約在 1-10 $k\Omega\cdot\mu m$ 的範圍。近期的理論與實驗研究結果顯示二維半導體接觸電阻透過最佳化可達 200 $\Omega\cdot\mu m$ 以下，若載子濃度可達 $1\times 10^{13} \text{ cm}^{-2}$ ，預期接觸電阻將可以達到 100 $\Omega\cdot\mu m$ 以下，已經接近接觸電阻的物理極限(如下圖虛線)。此外，非破壞性的材料及元件的轉移技術，以及與晶片整合的技術仍然需要進一步開發。



圖、各類通道層材料的金屬接觸電阻與通道載子濃度的關係圖。[*Nat. Rev. Mater.* 1, 16052 (2016)]

目前已知的低維材料不僅具有半導體性，性質亦涵蓋金屬性、絕緣性、磁性、鐵電性、超導性以及拓樸性等。近期許多研究指出部分半導體材料因電子強關聯現象而導致絕緣-金屬之轉換。也有部分金屬性(或半金屬性)二維材料具有超導性與電荷密度波。而半金屬性的二維材料則是可能具有拓樸物質的特性，存在異常的電子傳輸性質，甚至存在非傳統的超導態。最近研究也發現許多二維磁性材料，其鐵磁與反鐵磁性與層數以及層間

作用有關。這些低維材料性質的新穎性與多樣性，對於開發新世代低功耗元件極具潛力。這些新穎的物理特性可能帶來科技的突破，但如何開發相對應的操控技術是一大挑戰，若能進一步與低耗能電子元件的開發結合，深具產業價值。

分項計畫三「A 世代半導體技術:次奈米半導體元件與晶片關鍵技術探索」

本計畫包含兩大項關鍵技術開發:

(1)超高密度三維積體電路技術：CMOS 的二維微縮將趨緩，在不大幅增加晶片製作成本的前提下，晶片密度的提升必須仰賴第三維度垂直方向的延伸。預計開發晶片級三維積體電路與嵌入式記憶體等技術，挑戰晶片密度與成本達等效一奈米技術指標。

(2)極低能耗元件與運算架構：為突破傳統電晶體元件與范紐曼運算架構的能耗與能效極限，預計結合新穎材料發展極低能耗開關元件，並研究邏輯與記憶體高度整合的超高能效架構，挑戰元件能耗與晶片能效達等效一奈米技術指標。

然而上述技術目前無論學界或業界尚無明確的解決方案，各種可能技術百花齊放，需要平行評估，投入研究所需的資源多且風險大。在這樣高度不確定的議題上，政府的科研能量可以扮演更積極的角色，引領台灣學界豐沛的研究能量解決關鍵問題。

分項計畫四「A 世代半導體技術:矽基量子計算次系統開發」

分項計畫四「A 世代半導體技術:矽基量子計算次系統開發」執行上所要解決的技術瓶頸分述如下：

A、低溫系統建置：TSRI 過去專注於元件製程，對於低溫物理及相關量測經驗較為缺乏。目前已與有低溫物理經驗之合聘研究員共同執行此計畫，同時亦將於計畫開始即新聘低溫博士級人才，未來將可增加 TSRI 在低溫系統之能力，並可衍生相關服務平台。

B、CMOS 的低溫模型與線路設計：由於目前學界與業界均無低溫 CMOS 模型可參考，本計畫將透過下單先進半導體廠製作 CMOS，並結合 TSRI 之低溫量測結果，建置初期的低溫模型，未來並考慮與業界合作共同開發。

C、「量子計算能力與正確率之提升」。要克服此問題，計畫執行單位「台灣半導體研究中心」將建置 ^{28}Si 同位素純化磊晶製程平台，克服外界環境干擾問題，延長量子位元存活時間以完成資訊有效讀取；增加量子位元數目；以及精準之量子低雜訊控制信號產生

電路。

四、與以前年度差異說明

無

五、跨部會署合作說明

無

肆、近三年重要效益成果說明

無

伍、預期效益及效益評估方式規劃

(一) 預期效益

1. 技術面部分

- (1) 建立大面積高品質低維半導體材料生長技術，解決低維半導體元件之技術瓶頸，開發新世代功能性元件材料操作模式與設計。
- (2) 建立 \AA 尺度空間解析度的影像及能譜技術，解析半導體及下世代新穎材料的原子級結構、成分、電子結構特性。
- (3) 超高密度三維積體電路技術亮點技術至少一件，補足等效一奈米技術之關鍵技術缺口。
- (4) 極低能耗元件與運算架構技術亮點至少一件，補足等效一奈米技術之關鍵技術缺口。
- (5) 呈現能應用於量子電腦之 cryo-CMOS 電路次系統，補足關鍵技術缺口。
- (6) 實現 2 量子位元之量子電腦原型系統。

2. 人才面部分

- (1) 培育基礎科研與尖端研發人才，為我國產業在下世代半導體元件技術奠定基礎，以提升國內前瞻研發能量。
- (2) 培育國內在 \AA 尺度之半導體及檢測專業研發與工程人才，使其具備物理、化學、材料與電機等跨領域專業之能力。
- (3) 培育量子電腦在 cryo-CMOS 電路次系統設計及驗證研發人才，提供未來產學研界需求。

3. 產業面部分

- (1) 槓桿國內學界自主研發先期前瞻技術，為我國產業在先進元件技術取得先機。

- (2) 於計畫中期邀請半導體製造公司加入研發，與現有 Si 製程進行整合，並與上游設備公司合作開發相關製程設備，使製程得以放大並測試製程良率。
- (3) 檢測技術從 Å 尺度做為出發點，可避免後續製造損失成指數性增長。成功掌握此端技術者，將具有極大優勢來推展 Å 世代的元件。
- (4) 學界開發之先期元件與晶片技術成果將技轉予國內半導體產業，進行量產可行性評估，有效降低產業找路過程之風險。
- (5) 發展量子電腦未來 cryo-CMOS 電路次系統晶片設計及量測驗證技術，並與國內 IC 設計公司合作導入關鍵技術，於世界上佔有量子電腦晶片市場一席之地，創造可觀之產值。
- (6) 吸引半導體或晶片設計廠商參與計畫執行，促成學術界、法人及產業界合作鏈結進行晶片、系統與產品設計，以提升產業界技術及競爭力。

(二) 效益評估方式規劃

1. 技術面

- (1) 技術面指標詳如主要績效指標 KPI，將以計畫追蹤輔導方式進行推動及協調。由研究團隊產出之技術成果於指標期刊之發表或專利產出，以及相關的研討會發表，驗證預期達成之前瞻技術目，以及評估是否達預期目標。

2. 人才面

- (1) 培育領先研究團隊、計畫教師與碩博士生。
- (2) 鏈結世界領先團隊進行移地研究，以加速技術開發，並與國內其他學研團隊合辦相關會議，可作為未來人才資料庫。

3. 產業面

- (1) 藉由計畫團隊與業界合作共同研發之項目評估成果是否具延展性，可做為未來潛力先導技術。
- (2) 吸引業界合作或技轉投入下世代半導體技術研究計畫，投入技術研發經費。

陸、自我挑戰目標

- (1) 達成通道厚度 $< 1 \text{ nm}$ 且載子遷移率 $> 250 \text{ cm}^2/\text{V}\cdot\text{s}$ 之大面積低維半導體材料的生長技術。
- (2) 低維半導體元件之金屬接觸電阻達到 $< 50 \text{ }\Omega\cdot\mu\text{m}$ 。
- (3) 系統性測試電子非侷域性於 \AA 尺度電子顯微能譜術之限制與解決方案。
- (4) 半導體電子顯微能譜樣品表面非晶質層最小化標準技術。
- (5) 挑戰驗證一亮點超高密度三維積體電路與極低能耗元件與運算架構關鍵技術，於 2025 年起前實證 2030 年所需達成之技術指標。
- (6) 在尚未有任何 cryo-CMOS SPICE model 前，先以 cryo-CMOS 元件特性，設計部份操控微波電路。
- (7) 開發²⁸矽基量子元件，實現出單電子傳輸(Coulomb blockade)，實現 2 量子位元運算。
- (8) 於 2025 年整合 cryo-CMOS 次系統與量子位元次系統，利用微波操控次系統，demo full-scale 量子計算。

柒、經費需求/經費分攤/槓桿外部資源

經費需求表(B005)

經費需求說明

本計畫將培育前瞻半導體及量子技術高階研發人才

單位：千元

細部計畫名稱	計畫性質	110 年度			111 年度			112 年度			113 年度			114 年度		
		小計	經常支出	資本支出	小計	經常支出	資本支出	小計	經常支出	資本支出	小計	經常支出	資本支出	小計	經常支出	資本支出
一、半導體設備度體技術	基礎研究	47,500	30,000	17,500	44,000	27,000	17,000	36,000	23,000	13,000	36,000	23,000	13,000	24,000	16,000	8,000
二、關鍵材料:挑戰極限半導體材料	基礎研究	97,500	65,000	32,500	88,000	60,000	28,000	73,000	47,000	26,000	73,000	47,000	26,000	48,000	31,000	17,000

三、A 世代半導體技術與關鍵技術探索 (Beyond 1 nm CMOS)	基礎研究	195,000	195,000	0	176,000	176,000	0	147,000	147,000	0	147,000	147,000	0	100,000	100,000	0
四、A 世代半導體技術量子計算系統開發	基礎研究	145,000	65,000	80,000	132,000	55,000	77,000	109,000	57,000	52,000	109,000	82,000	27,000	73,000	55,000	18,000

110 年度經費需求表

經費需求說明

本計畫將培育前瞻半導體及量子技術高階研發人才

單位：千元

計畫名稱	計畫性質	預定執行機構	細部計畫重點描述	主要績效指標 KPI	110 年度						
					小計	經常支出			資本支出		
						人事費	材料費	其他費用	土地建築	儀器設備	其他費用
一、半導體設備: \AA 尺度半導體檢測技術	基礎研究	自然司	當晶圓製程從奈米進入 \AA 尺度，半導體元件的表面積與體積之比將大幅增加一個數量級，不僅內部原子，表面原子的排列、缺陷及其電子結構與引發的量子局限效應預期會對元件的運作表現產生明顯的影響。對於這些結構與量子效應，不僅光學檢測已無用武之地，傳統電子束	透過計畫補助，培育 1 個跨領域研究團隊，開發關鍵檢測技術，以 \AA 尺度空間解析度解析半導體特性。	47,500	10,000	10,000	10,000	0	17,500	0

計畫名稱	計畫性質	預定執行機構	細部計畫重點描述	主要績效指標 KPI	110 年度						
					小計	經常支出			資本支出		
						人事費	材料費	其他費用	土地建築	儀器設備	其他費用
			<p>檢測也無法完全探究。因此本計畫目標發展 Å 尺度檢測技術，其不僅具備檢測缺陷的功能，還具有解析表面原子與電子結構的能力，進而提供足夠的資訊而設計有效的 Å 尺度元件製程以提高良率。技術目標包含：</p> <p>(1) 建立用於檢測結構與化學成份之 Å 尺度解析力的影像及能譜技術。</p> <p>(2) 建立半導體與多層結構介面和表面 Å 解析度缺陷檢測分析。</p> <p>(3) 規劃長遠滿足製程 in-line 的檢測需求。</p>								

計畫名稱	計畫性質	預定執行機構	細部計畫重點描述	主要績效指標 KPI	110 年度						
					小計	經常支出			資本支出		
						人事費	材料費	其他費用	土地建築	儀器設備	其他費用
二、關鍵材料：挑戰物理極限半導體元件材料	基礎研究	自然司	本計畫以開發新穎低維半導體材料技術為基礎，並以開發關鍵元件技術為目標，期能透過挑戰物理極限的低維材料，為下世代前瞻半導體技術開啟新契機。技術終極目標包含：(1)開發大面積高品質低維半導體材料生長技術，包含：1.高品質之低維半導體材料；2.大面積(晶圓尺寸)生長技術等項目。(2)開發低維半導體元件之關鍵技術。(3)開發新功能性低耗能元件材料，包含1.開發低維材料與新穎量子材料中特殊物性之操控技術(如量子傳輸效應、自旋	1.透過計畫補助，達成晶圓尺寸生長技術：短期實驗室技術達2吋技術。 2.1件產業合作技術論文發表於指標性期刊或專利產出。	97,500	20,000	25,000	20,000	0	32,500	0

計畫名稱	計畫性質	預定執行機構	細部計畫重點描述	主要績效指標 KPI	110 年度						
					小計	經常支出			資本支出		
						人事費	材料費	其他費用	土地建築	儀器設備	其他費用
			軌道耦合等等)，建立新世代低耗能電子元件概念及操作模式可行性之評估；2. 結合材料新穎物性，概念設計具有產業應用潛力的新穎低耗能元件。								
三、A 世代半導體技術:次奈米半導體元件與晶片關鍵技術探索(Beyond 1 nm CMOS)	基礎研究	工程司	整體計畫目標在開發等效一奈米性能之元件與晶片技術。主要推動兩大項關鍵技術開發:(1) 開發高密度三維積體電路技術；(2) 建立極低能耗開關元件與超高能效運算架構	1. 超高密度三維積體電路技術之理論概念驗證。 2. 極低能耗元件與運算架構技術之理論概念驗證。	195,000	60,000	40,000	95,000	0	0	0
四、A 世代半導體技術:矽基量子計算系統開發	基礎研究	國家實驗研究院台灣半導體研究中心	1. 製作適用於低溫量測系統之電路板與晶片封裝與打線方法，透過低溫元件特性量測，建立高效率振盪器。	1. 設計並驗證分頻多功之量子驅動電路 2. 建立適用低溫臨界電壓	145,000	10,000	48,500	6,500	0	80,000	0

計畫名稱	計畫性質	預定執行機構	細部計畫重點描述	主要績效指標 KPI	110 年度						
					小計	經常支出			資本支出		
						人事費	材料費	其他費用	土地建築	儀器設備	其他費用
			2. 量測晶圓廠製作之 CMOS 晶片，擷取在不同溫度下之電晶體特性如臨界電壓、飽和電壓、次臨界斜率、載子遷移率以及熱載子效應等等數值，藉以建立基本的低溫元件電壓電流特性資料庫 3. 開發 28 矽同位素純化磊晶技術，製作 28 矽量子位元元件，完成量子點元件	SPICE 模式 3. 完成矽量子點元件							

111 年度經費需求表

經費需求說明

本計畫將培育前瞻半導體及量子技術高階研發人才

單位：千元

計畫名稱	計畫性質	預定執行機構	細部計畫重點描述	主要績效指標 KPI	111 年度						
					小計	經常支出			資本支出		
						人事費	材料費	其他費用	土地建築	儀器設備	其他費用
一、半導體設備:Å 尺度半導體檢測技術	基礎研究	自然司	當晶圓製程從奈米進入 Å 尺度，半導體元件的表面積與體積之比將大幅增加一個數量級，不僅內部原子，表面原子的排列、缺陷及其電子結構與引發的量子局限效應預期會對元件的運作表現產生明顯的影響。對於這些結構與量子效應，不僅光學檢測已無用武之地，傳統電子束檢測也無法完全探究。因	1.透過計畫補助，培育 2 個跨領域研究團隊，開發關鍵檢測技術，以 Å 尺度空間解析度的影像及能譜技術解析半導體特性。 2.1 件檢測技術移轉至產業線上量測測試	44,000	9,000	9,000	9,000	0	17,000	0

計畫名稱	計畫性質	預定執行機構	細部計畫重點描述	主要績效指標 KPI	111 年度						
					小計	經常支出			資本支出		
						人事費	材料費	其他費用	土地建築	儀器設備	其他費用
			<p>此本計畫目標發展 Å 尺度檢測技術，其不僅具備檢測缺陷的功能，還具有解析表面原子與電子結構的能力，進而提供足夠的資訊而設計有效的 Å 尺度元件製程以提高良率。技術目標包含：</p> <p>(1) 建立用於檢測結構與化學成份之 Å 尺度解析力的影像及能譜技術。</p> <p>(2) 建立半導體與多層結構介面和表面 Å 解析度缺陷檢測分析。</p> <p>(3) 規劃長遠滿足製程 in-line 的檢測需求。</p>								

計畫名稱	計畫性質	預定執行機構	細部計畫重點描述	主要績效指標 KPI	111 年度						
					小計	經常支出			資本支出		
						人事費	材料費	其他費用	土地建築	儀器設備	其他費用
二、關鍵材料:挑戰物理極限半導體元件材料	基礎研究	自然司	本計畫以開發新穎低維半導體材料技術為基礎，並以開發關鍵元件技術為目標，期能透過挑戰物理極限的低維材料，為下世代前瞻半導體技術開啟新契機。技術終極目標包含：(1)開發大面積高品質低維半導體材料生長技術，包含：1.高品質之低維半導體材料；2.大面積(晶圓尺寸)生長技術等項目。(2)開發低維半導體元件之關鍵技術。(3)開發新功能性低耗能元件材料，包含1.開發低維材料與新穎量子材料中特殊物性之操控技術(如量子傳輸效應、自旋軌道耦合等等)，建立新世代低耗能電子元件概念及操作模式可行性之評估；2.結合材料新穎物性，概念設計具有產業應用潛力的新	1. 透過計畫補助，達成晶圓尺寸生長技術：短期實驗室技術達 2 吋技術 2.1 件產業合作技術論文發表於指標性期刊或專利產出。	88,000	20,000	20,000	20,000	0	28,000	0

計畫名稱	計畫性質	預定執行機構	細部計畫重點描述	主要績效指標 KPI	111 年度						
					小計	經常支出			資本支出		
						人事費	材料費	其他費用	土地建築	儀器設備	其他費用
			穎低耗能元件。								
三、A 世代半導體技術:次奈米半導體元件與晶片關鍵技術探索(Beyond 1 nm CMOS)	基礎研究	工程司	整體計畫目標在開發等效一奈米性能之元件與晶片技術。主要推動兩大項關鍵技術開發:(1) 開發高密度三維積體電路技術;(2) 建立極低能耗開關元件與超高能效運算架構	1. 超高密度三維積體電路技術之實驗雛形驗證,展現亮點技術至少一件。 2. 極低能耗元件與運算架構技術之實驗雛形驗證,展現亮點技術至少一件。	176,000	60,000	40,000	76,000	0	0	0
四、A 世代半導體技術:矽基量基礎研究子計算次系統開發	基礎研究	國家實驗研究院台灣半導體研究中心	1. 設計並驗證分頻多功之量子驅動電路架構之主要核心電路,調校高速數位轉類比轉換器(DAC)之性能(包含 SNR 與 SFDR),進行量子讀取電路,高速轉阻放大讀取電路設	1. 設計並驗證分頻多功之量子驅動電路 2. 建立適用低溫臨界電壓 SPICE 模式 3. 完成矽量子	132,000	10,000	38,500	6,500	0	77,000	0

計畫名稱	計畫性質	預定執行機構	細部計畫重點描述	主要績效指標 KPI	111 年度						
					小計	經常支出			資本支出		
						人事費	材料費	其他費用	土地建築	儀器設備	其他費用
			計及在低溫下之性能驗證。 2. 推導並建立低溫下的電晶體電特性元件模型,利用第一年的結果驗證模型式,建立一個適用低溫臨界電壓 SPICE 模式。 3. 開發 28 矽同位素純化磊晶技術,製作 28 矽量子位元元件,完成量子點元件	點元件							

經費分攤表(B008)

110 年度

跨部會 主提/申請機關 (含單位)	細部計畫名稱	負責內容	110 年度額度(千元)			
			一般科技施政	重點政策	前瞻基礎建設	申請數合計
各額度經費合計						

111 年度

跨部會 主提/申請機關 (含單位)	細部計畫名稱	負責內容	111 年度額度(千元)			
			一般科技施政	重點政策	前瞻基礎建設	申請數合計
各額度經費合計						

捌、儀器設備需求

(如單價 1000 萬以上儀器設備需俟受補助對象申請通過才採購而暫無法詳列者，嗣後應依規定另送科技部審查)

申購單價新臺幣 1000 萬元以上科學儀器送審彙總表(B006)

申請機關：

(單位：新臺幣千元)

年度	編號	儀器名稱	使用單位	數量	單價	總價	優先順序		
							1	2	3
110	1	無液氦稀釋致冷量測系統	台灣半導體研究中心	1	20,000	20,000	V		
總計				1	20,000	20,000	V		
111	1	極低溫量子運算系統	台灣半導體研究中心	1	22,000	22,000	V		
111	2	電子束微影系統	台灣半導體研究中心	1	30,000	30,000	V		
總計									

(主管機關名稱)

申購單價新臺幣 1000 萬元以上科學儀器送審表(B007)

中華民國 110 年度

申請機關(構)	台灣半導體研究中心				
使用部門	國內量子電腦研究相關領域產學研團隊				
中文儀器名稱	無液氦稀釋致冷量測系統				
英文儀器名稱	Cryofree system				
數量	1	預估單價(千元)	20,000	總價(千元)	20,000
購置經費來源	<input type="checkbox"/> 申請機構作業基金(基金名稱：) <input type="checkbox"/> 行政院國家科學技術發展基金(計畫名稱：) <input type="checkbox"/> 政府科技預算(政府機關名稱：) <input checked="" type="checkbox"/> 前瞻基礎建設特別預算(計畫名稱：) <input type="checkbox"/> 其他(說明：)				
期望廠牌					
型式					
製造商國別					
一、儀器需求說明					
1.需求本儀器之經常性作業名稱：無液氦稀釋致冷量測系統					
2.儀器類別：(醫療診斷用儀器限醫療機構得勾選；公務用儀器係指執行法定職掌業務所需儀器，限政府機關得勾選) <input type="checkbox"/> 醫療診斷用儀器 <input type="checkbox"/> 政府機關公務用儀器 <input checked="" type="checkbox"/> 教學或研究用儀器					
3.儀器用途： 為提供本中心對量子位元之量測與驗證 cryo-CMOS 次系統。					
4.購置必要性說明：(請詳述購置需求，以免因無法檢視儀器必要性而導致負面審查結果) 由於量子運算必須在接近絕對零度的測量環境，因此用來維持低溫的冷卻系統則相形重要。為了使冷卻系統具有效能與便利使用，目前已無需使用液態					

氮作為預冷劑，乾式冷卻系統已成為近年來低溫研究的首選技術，這是因為可更容易將樣品放置腔體中，並為實驗提供更多操作空間。包括直流導線、高頻同軸線、低溫元件與樣品皆可整合，方便依據不同的使用需求裝卸、修改與替換。

二、目前同類儀器(醫療診斷及公務用儀器專用)

1.本儀器是

新購(申請機構無同類儀器)

增購(申請機構雖有同類儀器，但已不符或不敷使用)

汰購(汰舊換新)

2.若為增(汰)購，請將申請機構目前使用之同類儀器名稱、廠牌、型式、購買年份及使用狀況詳列於下：

儀器名稱	型式	廠牌	年份	數量	使用現況

二、目前同類儀器(教學或研究用儀器儀器專用)

1.本儀器是

新購(申請機構所在區域無同類儀器)

增購(申請機構所在區域雖有同類儀器，但已不符或不敷使用)

汰購(汰舊換新)

2.若為增(汰)購，請將申請機構所在區域目前使用之同類儀器名稱、廠牌、型式、購買年份(未知可免填)及使用狀況詳列於下：

儀器名稱	儀器所屬機構名稱	型式	廠牌	年份	數量	使用現況

註：1000 萬元以上科學儀器請優先考量共用現有設備，並可至「貴重儀器開放共同管理平台」查詢同類儀器；如經查詢現有設備有規格不符需求、開放時段不敷使用、至設備所在位置交通成本偏高等情形，再考量購置之必要性。

三、儀器使用計畫

1.請詳述本儀器購買後 5 年內之使用規劃及其預期使用效益。(非醫療診斷用儀器請務必填寫近 5 年可能進行之研究項目或計畫)

(1)使用規劃：

本計畫為了開發能在低溫下操控及讀取量子位元所需之微波系統晶片，以改善量子位元效能，並整合量子位元晶片與 cryo-CMOS 量子位元操控/讀取系統晶片，實現多位元量子電腦的建置。

(2)預期使用效益：

整合 cryo-CMOS 微波晶片、cryo-CMOS Modeling、²⁸ 矽基量子元件製程技術等三大系統，以期能在 2025 年 demo 2 量子位元運算系統，預期開發之次系統可提供不同固態量子位元系統如矽、超導體或氮空位缺陷(NV)等進行驗證。

2.維護規劃：(請填寫儀器維護方式、預估維護費及經費來源等)

於儀器升級採購時，同時會採購校正保固方案，以確保設備量測數據正確及維持提供正常服務。保固約滿之後，將由中心另行編列校正與維護費用。

3.請詳述本儀器購買後 5 年內之擴充規劃(含配備升級等)，如儀器為整個系統之一部分，則請填寫系統擴充規劃。

(1)儀器是否為整個系統之一部分？

否

是，系統名稱：_____

(2)擴充規劃：

4.儀器使用時數規劃

	1月	2月	3月	4月	5月	6月	7月	8月	9月	10月	11月	12月	總時數
可使用時數	100	100	100	100	160	160	160	160	160	160	160	160	1680

自用時數	100	100	100	100	160	160	160	160	160	96	96	96	1488
對外開放時數	0	0	0	0	0	0	0	0	0	64	64	64	192

(1)可使用時數估算說明：

1-4 月進行測試環境建置，扣除每年設備保養與校驗時間，平均每月工作天數為 20 天，每天開放 8 小時，每個月總計 160 個小時。

(2)自用時數估算說明：

因應新增設備升級量測環境需要，於設備驗收之後的前九個月內執行量測技術開發，完成量測技術建置後即對外開放服務，並同時進行系統功能自我驗證。

(3)對外開放時數及對象預估分析：

設備驗收之後的前九個月內執行量測技術開發，完成量測技術建置後即對外開放服務，並同時進行系統功能自我驗證。使用對象包含量子位元元件、cryo-CMOS 電路元件之設計研發等專業人員。

四、儀器對外開放計畫

儀器對外開放，開放規劃如下：(請就管理方式、服務項目、收費標準等詳細說明，開放方式可能包含提供使用者自行檢測及分析、接受委託檢測但由使用者自行分析、接受委託檢測及分析等)

本儀器為整個系統之一部分，系統已對外開放，開放方式如下：

不對外開放，理由為：(除醫療診斷用及政府機關公務用儀器外，教學或研究用儀器原則對外開放，如未開放須詳述具體理由)

醫療診斷用儀器，為醫療機構執行醫療業務專用。

儀器為政府機關執行法定職掌業務所需，以公務優先。

教學或研究用儀器，說明：_____

五、儀器規格

請詳述本儀器之功能及規格，諸如靈敏度、精確度及重要特性、重要附件與配合設施，並請附送估價單及規格說明書。

1.詳述功能及規格：

Cryostat：

Base Temperature (mK): < 10

Cooling power at 120 mK (μ W): > 550

Cooling power at 100 mK (μ W): > 450

Cooling power at 20 mK (μ W): > 12

Temperature control range: 10 mK to 30 K

Temperature control stability: \pm 1mK below 100 mK; \pm 1% above 100 mK and below 30 K

2.估價單(除有特殊原因，原則檢附3家估價單)

六、廠牌選擇與評估

1.如擬購他國產品，請說明其理由。

國產品

他國產品，原因為：

2.比較可能供應廠牌之型式、性能、購置價格、維護保固、售後服務等優缺點，以及對本單位之適合性。

儀器性能		
購置價格		
維護保固		
售後服務		

七、人員配備與訓練

1.請詳列本儀器購進後使用操作人員簡歷(如有待聘人力，請於姓名欄位註明待聘，餘欄位填列待聘人力之學經歷要求)

姓名	性別	年齡	職稱	學歷	專長	有否受過相關訓練 (請列名稱)
待聘				博士	低溫實驗	

2.使用操作人員進用、調配、訓練規劃(待聘人力須述明進用規劃)

無

有，規劃如下：將以助理研究員身分聘入並做為長期研究人力

八、儀器置放環境

1. 請描述本儀器預定放置場所之環境條件。(非必要條件，請填無)

空間大小	30 平方公尺	相對濕度	40%~ 80%
電壓幅度	100 伏度~ 120 伏度	除濕設備	無
不斷電裝置	有	防塵裝置	必要
溫度	10 °C~25 °C	輻射防護	無
其他			

2. 環境改善規劃

無，預定放置場所已符合儀器所需環境條件。

有，環境改善規劃及經費來源如下：

(1) 擬改善項目包含：_____。

(2) 環境改善措施所需經費計_____千元。

(3) 環境改善措施經費來源：

尚待籌措改善經費。

改善經費已納入本申請案預估總價中。

改善經費已納入_____年度_____預算編列。

九、優先順序

請列出本儀器在機關提出擬購儀器清單中之優先購買順序，並說明其理由。

第一優先：為順利執行本計畫，建議預算充分支援之儀器項目。

第二優先：當本計畫預算刪減逾 10%時，得優先減列之儀器項目。

第三優先：當本計畫預算刪減逾 5%時，得優先減列之儀器項目。

理由說明：由於量子位元、cryo-CMOS 次系統、量子位元操控皆必須於極低溫下進行，乾式冷卻系統已成為近年來低溫研究的首選技術。本計畫將開發能在低溫下操控及讀取量子位元所需之微波系統晶片，以改善量子位元效能，並整合量子位元晶片與 cryo-CMOS 量子位元操控/讀取系統晶片，實現多位元量子電腦的建置，因此需要採購

無液氦稀釋致冷量測系統。

(主管機關名稱)

申購單價新臺幣 1000 萬元以上科學儀器送審表(B007)

中華民國 111 年度

申請機關(構)	台灣半導體研究中心				
使用部門	國內量子電腦研究相關領域產學研團隊				
中文儀器名稱	極低溫量子運算系統				
英文儀器名稱	Cryogen-free quantum computing system				
數量	1	預估單價(千元)	22,000	總價(千元)	22,000
購置經費來源	<input type="checkbox"/> 申請機構作業基金(基金名稱：) <input type="checkbox"/> 行政院國家科學技術發展基金(計畫名稱：) <input type="checkbox"/> 政府科技預算(政府機關名稱：) <input checked="" type="checkbox"/> 前瞻基礎建設特別預算(計畫名稱：) <input type="checkbox"/> 其他(說明：)				
期望廠牌					
型式					
製造商國別					
一、儀器需求說明					
1.需求本儀器之經常性作業名稱：極低溫量子運算系統					
2.儀器類別：(醫療診斷用儀器限醫療機構得勾選；公務用儀器係指執行法定職掌業務所需儀器，限政府機關得勾選) <input type="checkbox"/> 醫療診斷用儀器 <input type="checkbox"/> 政府機關公務用儀器 <input checked="" type="checkbox"/> 教學或研究用儀器					
3.儀器用途： 整合矽基量子計算各次系統，為提供本中心 demo 台灣未來量子位元運算之需要。					
4.購置必要性說明：(請詳述購置需求，以免因無法檢視儀器必要性而導致負面審查結果) 由於量子運算必須在極低溫的測量環境，且矽基量子點元件周圍環境衝擊，					

包括核自旋、低頻噪聲皆會影響量子點相干時間，進而降低量子運算的保真度，因此用來維持低溫的冷卻系統則相形重要。本系統將整合微波驅動系統，提供未來驗證多量子位元運算使用。

二、目前同類儀器(醫療診斷及公務用儀器專用)

1.本儀器是

- 新購(申請機構無同類儀器)
增購(申請機構雖有同類儀器，但已不符或不敷使用)
汰購(汰舊換新)

2.若為增(汰)購，請將申請機構目前使用之同類儀器名稱、廠牌、型式、購買年份及使用狀況詳列於下：

儀器名稱	型式	廠牌	年份	數量	使用現況

二、目前同類儀器(教學或研究用儀器儀器專用)

1.本儀器是

- 新購(申請機構所在區域無同類儀器)
增購(申請機構所在區域雖有同類儀器，但已不符或不敷使用)
汰購(汰舊換新)

2.若為增(汰)購，請將申請機構所在區域目前使用之同類儀器名稱、廠牌、型式、購買年份(未知可免填)及使用狀況詳列於下：

儀器名稱	儀器所屬機構名稱	型式	廠牌	年份	數量	使用現況

註：1000 萬元以上科學儀器請優先考量共用現有設備，並可至「貴重儀器開放共同管理平台」查詢同類儀器；如經查詢現有設備有規格不符需求、開放時段不敷使用、至設備所在位置交通成本偏高等情形，再考量購置之必要性。

三、儀器使用計畫

1.請詳述本儀器購買後 5 年內之使用規劃及其預期使用效益。(非醫療診斷用儀器請務必填寫近 5 年可能進行之研究項目或計畫)

(1)使用規劃：

本計畫為了開發能在低溫下操控及讀取量子位元所需之微波系統晶片，以改善量子位元效能，並整合量子位元晶片與 cryo-CMOS 量子位元操控/讀取系統晶片，實現多位元量子電腦的建置。

(2)預期使用效益：

整合 cryo-CMOS 微波晶片、cryo-CMOS Modeling、²⁸ 矽基量子元件製程技術等三大次系統，以期能在 2025 年 demo 2 量子位元運算系統，預期開發之次系統可提供不同固態量子位元系統如矽、超導體或氮空位缺陷(NV)等進行驗證。

2.維護規劃：(請填寫儀器維護方式、預估維護費及經費來源等)

於儀器升級採購時，同時會採購校正保固方案，以確保設備量測數據正確及維持提供正常服務。保固約滿之後，將由中心另行編列校正與維護費用。

3.請詳述本儀器購買後 5 年內之擴充規劃(含配備升級等)，如儀器為整個系統之一部分，則請填寫系統擴充規劃。

(1)儀器是否為整個系統之一部分？

否

是，系統名稱：_____

(2)擴充規劃：

4.儀器使用時數規劃

	1月	2月	3月	4月	5月	6月	7月	8月	9月	10月	11月	12月	總時數
可使用時數	100	100	100	100	100	100	160	160	160	160	160	160	1560

自用 時數	100	100	100	100	100	100	160	160	160	160	96	96	1432
對外 開放 時數	0	0	0	0	0	0	0	0	0	0	64	64	128

(1)可使用時數估算說明：

1-6 月進行測試環境建置，扣除每年設備保養與校驗時間，平均每月工作天數為 20 天，每天開放 8 小時，每個月總計 160 個小時。

(2)自用時數估算說明：

因應新增設備與微波驅動系統整合，於設備驗收之後的前十個月內執行量測技術開發，完成量測技術建置後即可對外開放服務，並同時進行系統功能自我驗證。

(3)對外開放時數及對象預估分析：

設備驗收之後的前十個月內執行量測技術開發，完成量測技術建置後即對外開放服務，並同時進行系統功能自我驗證。使用對象包含量子位元元件、cryo-CMOS 電路元件之設計研發等專業人員。

四、儀器對外開放計畫

儀器對外開放，開放規劃如下：(請就管理方式、服務項目、收費標準等詳細說明，開放方式可能包含提供使用者自行檢測及分析、接受委託檢測但由使用者自行分析、接受委託檢測及分析等)

本儀器為整個系統之一部分，系統已對外開放，開放方式如下：

不對外開放，理由為：(除醫療診斷用及政府機關公務用儀器外，教學或研究用儀器原則對外開放，如未開放須詳述具體理由)

醫療診斷用儀器，為醫療機構執行醫療業務專用。

儀器為政府機關執行法定職掌業務所需，以公務優先。

教學或研究用儀器，說明：_____

五、儀器規格

請詳述本儀器之功能及規格，諸如靈敏度、精確度及重要特性、重要附件與配合設施，並請附送估價單及規格說明書。

1. 詳述功能及規格：

Cryostat：

- Base temperature: < 10mK (8mK expected)
- Cooling power: >12 μ W at 20mK
- Cooling power: >250 μ W at 100mK
- Cooling power: >360 μ W at 120mK

2. 估價單(除有特殊原因，原則檢附 3 家估價單)

六、廠牌選擇與評估

1. 如擬購他國產品，請說明其理由。

2. 比較可能供應廠牌之型式、性能、購置價格、維護保固、售後服務等優缺點，以及對本單位之適合性。

儀器性能		
購置價格		
維護保固		
售後服務		

七、人員配備與訓練

1. 請詳列本儀器購進後使用操作人員簡歷(如有待聘人力，請於姓名欄位註明待聘，餘欄位填列待聘人力之學經歷要求)

姓名	性別	年齡	職稱	學歷	專長	有否受過相關訓練 (請列名稱)
待聘				博士	低溫實驗	

2.使用操作人員進用、調配、訓練規劃(待聘人力須述明進用規劃)

無

有，規劃如下：將以助理研究員身分聘入並做為長期研究人力

八、儀器置放環境

1.請描述本儀器預定放置場所之環境條件。(非必要條件，請填無)

空間大小	40 平方公尺	相對濕度	40%~ 80%
電壓幅度	100 伏度~ 120 伏度	除濕設備	無
不斷電裝置	有	防塵裝置	必要
溫度	10 °C~25 °C	輻射防護	無
其他			

2.環境改善規劃

無，預定放置場所已符合儀器所需環境條件。

有，環境改善規劃及經費來源如下：

(1)擬改善項目包含：_____。

(2)環境改善措施所需經費計_____千元。

(3)環境改善措施經費來源：

尚待籌措改善經費。

改善經費已納入本申請案預估總價中。

改善經費已納入_____年度_____預算編列。

九、優先順序

請列出本儀器在機關提出擬購儀器清單中之優先購買順序，並說明其理由。

第一優先：為順利執行本計畫，建議預算充分支援之儀器項目。

第二優先：當本計畫預算刪減逾 10%時，得優先減列之儀器項目。

第三優先：當本計畫預算刪減逾 5%時，得優先減列之儀器項目。

理由說明：由於量子運算各次系統皆須於極低溫下進行，而本計畫將開發能在低溫下操控及讀取量子位元所需之微波系統晶片，以改善量子位元效能，並整合量子位元晶片與 cryo-CMOS 量子位元操控/讀取系統晶片，實現多位元量子運算，因此需要採購極低溫量子運算系統。

(主管機關名稱)

申購單價新臺幣 1000 萬元以上科學儀器送審表(B007)

中華民國 111 年度

申請機關(構)	台灣半導體研究中心				
使用部門	國內量子電腦研究相關領域產學研團隊				
中文儀器名稱	電子束微影系統				
英文儀器名稱	Electron Beam Lithography system				
數量	1	預估單價(千元)	30,000	總價(千元)	30,000
購置經費來源	<input type="checkbox"/> 申請機構作業基金(基金名稱：) <input type="checkbox"/> 行政院國家科學技術發展基金(計畫名稱：) <input type="checkbox"/> 政府科技預算(政府機關名稱：) <input checked="" type="checkbox"/> 前瞻基礎建設特別預算(計畫名稱：) <input type="checkbox"/> 其他(說明：)				
期望廠牌					
型式					
製造商國別					
一、儀器需求說明					
1.需求本儀器之經常性作業名稱：電子束微影系統					
2.儀器類別：(醫療診斷用儀器限醫療機構得勾選；公務用儀器係指執行法定職掌業務所需儀器，限政府機關得勾選) <input type="checkbox"/> 醫療診斷用儀器 <input type="checkbox"/> 政府機關公務用儀器 <input checked="" type="checkbox"/> 教學或研究用儀器					
3.儀器用途： 配合新興領域需要更小線寬之研究，另可提供晶片直寫之服務，擴大服務面向，以提升學術研究與人才培訓之效益。					
4.購置必要性說明：(請詳述購置需求，以免因無法檢視儀器必要性而導致負面審查結果) 量子元件須小線寬開極製程(length < 20nm，pitch < 20 nm)，目前中心 8 吋					

E-beam 系統解析能力僅能達到 50 奈米，即便目前可利用光阻削薄技術將最小尺寸縮小，但應用於量子點元件製程，會使得量子點之間距增加，導致量子位元耦合變弱，考量世界各團隊皆有專用之電子束直寫系統(可提供 20 奈米)製作量子點元件，需申請採購此設備。

二、目前同類儀器(醫療診斷及公務用儀器專用)

1.本儀器是

- 新購(申請機構無同類儀器)
增購(申請機構雖有同類儀器，但已不符或不敷使用)
汰購(汰舊換新)

2.若為增(汰)購，請將申請機構目前使用之同類儀器名稱、廠牌、型式、購買年份及使用狀況詳列於下：

儀器名稱	型式	廠牌	年份	數量	使用現況

二、目前同類儀器(教學或研究用儀器儀器專用)

1.本儀器是

- 新購(申請機構所在區域無同類儀器)
增購(申請機構所在區域雖有同類儀器，但已不符或不敷使用)
汰購(汰舊換新)

2.若為增(汰)購，請將申請機構所在區域目前使用之同類儀器名稱、廠牌、型式、購買年份(未知可免填)及使用狀況詳列於下：

儀器名稱	儀器所屬機構名稱	型式	廠牌	年份	數量	使用現況

註：1000 萬元以上科學儀器請優先考量共用現有設備，並可至「貴重儀器開放共同管

理平台」查詢同類儀器；如經查詢現有設備有規格不符需求、開放時段不敷使用、至設備所在位置交通成本偏高等情形，再考量購置之必要性。

三、儀器使用計畫

1.請詳述本儀器購買後5年內之使用規劃及其預期使用效益。(非醫療診斷用儀器請務必填寫近5年可能進行之研究項目或計畫)

(1)使用規劃：

本計畫為了開發量子位元元件，須製作小線寬閘極與精確對準系統。

(2)預期使用效益：

完成小線寬閘極製程，整合 cryo-CMOS 微波晶片、cryo-CMOS Modeling、²⁸矽基量子元件製程技術等三大系統，以期能在 2025 年 demo 2 量子位元運算系統，預期開發之次系統可提供不同固態量子位元系統如矽、超導體或氮空位缺陷(NV)等進行驗證。

2.維護規劃：(請填寫儀器維護方式、預估維護費及經費來源等)

於儀器升級採購時，同時會採購校正保固方案，以確保設備量測數據正確及維持提供正常服務。保固約滿之後，將由中心另行編列校正與維護費用。

3.請詳述本儀器購買後5年內之擴充規劃(含配備升級等)，如儀器為整個系統之一部分，則請填寫系統擴充規劃。

(1)儀器是否為整個系統之一部分？

否

是，系統名稱：_____

(2)擴充規劃：

4.儀器使用時數規劃

	1月	2月	3月	4月	5月	6月	7月	8月	9月	10月	11月	12月	總時數
可使用時數	100	100	100	100	160	160	160	160	160	160	160	160	1680
自用時數	100	100	100	100	160	160	160	160	160	96	96	96	1488
對外開放	0	0	0	0	0	0	0	0	0	64	64	64	192

時數														
----	--	--	--	--	--	--	--	--	--	--	--	--	--	--

(1)可使用時數估算說明：
1-4 月進行測試環境建置，扣除每年設備保養與校驗時間，平均每月工作天數為 20 天，每天開放 8 小時，每個月總計 160 個小時。

(2)自用時數估算說明：
因應該設備將定期建立各式服務平台，所以必須調整各式條件，使用人員為研究人員與製程工程師，使用時數約 60%。

(3)對外開放時數及對象預估分析：
設備驗收之後的前九個月內執行技術開發，完成曝光技術建置後即對外開放服務。使用對象包含研究人員與製程工程師等專業人員。

四、儀器對外開放計畫

- 儀器對外開放，開放規劃如下：(請就管理方式、服務項目、收費標準等詳細說明，開放方式可能包含提供使用者自行檢測及分析、接受委託檢測但由使用者自行分析、接受委託檢測及分析等)
- 本儀器為整個系統之一部分，系統已對外開放，開放方式如下：
- 不對外開放，理由為：(除醫療診斷用及政府機關公務用儀器外，教學或研究用儀器原則對外開放，如未開放須詳述具體理由)
 - 醫療診斷用儀器，為醫療機構執行醫療業務專用。
 - 儀器為政府機關執行法定職掌業務所需，以公務優先。
 - 教學或研究用儀器，說明：_____

五、儀器規格

請詳述本儀器之功能及規格，諸如靈敏度、精確度及重要特性、重要附件與配合設施，並請附送估價單及規格說明書。

- 1.詳述功能及規格：
 - Maximum beam energy：50kV
 - Maximum write field：500μm (50kV)
 - Stitching accuracy：≤ 20 nm
 - Overlay accuracy：≤ 20 nm

2.估價單(除有特殊原因，原則檢附3家估價單)

六、廠牌選擇與評估

1.如擬購他國產品，請說明其理由。

國產品

2.比較可能供應廠牌之型式、性能、購置價格、維護保固、售後服務等優缺點，以及對本單位之適合性。

儀器性能		
購置價格		
維護保固		
售後服務		

七、人員配備與訓練

1.請詳列本儀器購進後使用操作人員簡歷(如有待聘人力，請於姓名欄位註明待聘，餘欄位填列待聘人力之學經歷要求)

姓名	性別	年齡	職稱	學歷	專長	有否受過相關訓練 (請列名稱)

2.使用操作人員進用、調配、訓練規劃(待聘人力須述明進用規劃)

無

有，規劃如下：_____

八、儀器置放環境

1.請描述本儀器預定放置場所之環境條件。(非必要條件，請填無)

空間大小	50 平方公尺	相對濕度	40%~ 80%
電壓幅度	100 伏度~ 120 伏度	除濕設備	無
不斷電裝置	有	防塵裝置	必要

溫度	10 °C~25 °C	輻射防護	無
其他			

2.環境改善規劃

無，預定放置場所已符合儀器所需環境條件。

有，環境改善規劃及經費來源如下：

(1)擬改善項目包含：_____。

(2)環境改善措施所需經費計_____千元。

(3)環境改善措施經費來源：

尚待籌措改善經費。

改善經費已納入本申請案預估總價中。

改善經費已納入____年度_____預算編列。

九、優先順序

請列出本儀器在機關提出擬購儀器清單中之優先購買順序，並說明其理由。

第一優先：為順利執行本計畫，建議預算充分支援之儀器項目。

第二優先：當本計畫預算刪減逾 10%時，得優先減列之儀器項目。

第三優先：當本計畫預算刪減逾 5%時，得優先減列之儀器項目。

理由說明：量子元件須小線寬閘極製程，目前 TSRI 之電子束直寫系統均不能提供 length 及 pitch 達到目標值，而此指標為量子元件效能的關鍵技術，此外，作為未來大規模量子位元之製作，必須要有更先進之設備，同時參考世界各領先團隊皆有專用之電子束直寫系統(可提供 20 奈米)製作量子點元件，故需申請採購此先進電子束微影設備，未來亦可作為摩爾定律元件之其他先進製程使用。

玖、就涉及公共政策事項，是否適時納入民眾參與機制之說明

無涉及公共政策事項及無納入民眾參與機制。

二、中程個案計畫自評檢核表(請以正本掃描上傳)

檢視項目	內容重點 (內容是否依下列原則撰擬)	主 是
1.計畫書格式	(1)計畫內容應包括項目是否均已填列(「行政院所屬各機關中長程個案計畫編審要點」(以下簡稱編審要點)第 5 點、第 12 點)	V
	(2)延續性計畫是否辦理前期計畫執行成效評估，並提出總結評估報告(編審要點第 5 點、第 13 點)	
	(3)是否依據「跨域加值公共建設財務規劃方案」之精神提具相關財務策略規劃檢核表？並依據各類審查作業規定提具相關書件	
2.民間參與可行性評估	是否填寫「促參預評估檢核表」評估(依「公共建設促參預評估機制」)	
3.經濟及財務效益評估	(1)是否研提選擇及替代方案之成本效益分析報告(「預算法」第 34 條)	
	(2)是否研提完整財務計畫	
4.財源籌措及資金運用	(1)經費需求合理性(經費估算依據如單價、數量等計算內容)	V
	(2)資金籌措：依「跨域加值公共建設財務規劃方案」精神，將影響區域進行整合規劃，並將外部效益內部化	
	(3)經費負擔原則： a.中央主辦計畫：中央主管相關法令規定 b.補助型計畫：中央對直轄市及縣(市)政府補助辦法、依「跨域加值公共建設財務規劃方案」之精神所擬訂各類審查及補助規定	V
	(4)年度預算之安排及能量估算：所需經費能否於中程歲出概算額度內容納加以檢討，如無法納編者，應檢討調減一定比率之舊有經費支應；如仍有不敷，須檢附以前年度預算執行、檢討不經濟支出及自行檢討調整結果等經費審查之相關文件	V

檢視項目	內容重點 (內容是否依下列原則撰擬)	備註
7. 土地取得	(1) 能否優先使用公有閒置土地房舍	
	(2) 屬補助型計畫，補助方式是否符合規定(中央對直轄市及縣(市)政府補助辦法第 10 條)	
	(3) 計畫中是否涉及徵收或區段徵收特定農業區之農牧用地	
	(4) 是否符合土地徵收條例第 3 條之 1 及土地徵收條例施行細則第 2 條之 1 規定	
	(5) 若涉及原住民族保留地開發利用者，是否依原住民族基本法第 21 條規定辦理	
8. 風險評估	是否對計畫內容進行風險評估	✓
9. 環境影響分析 (環境政策評估)	是否須辦理環境影響評估	
10. 性別影響評估	是否填具性別影響評估檢視表	✓
11. 無障礙及通用 設計影響評估	是否考量無障礙環境，參考建築及活動空間相關規範辦理	
12. 高齡社會影響 評估	是否考量高齡者友善措施，參考 WHO「高齡友善城市指南」相關規定辦理	
13. 涉及空間規劃者	是否檢附計畫範圍具座標之向量圖檔	
14. 涉及政府辦公 廳舍興建購置者	是否納入積極活化閒置資產及引進民間資源共同開發之理念	
15. 跨機關協商	(1) 涉及跨部會或地方權責及財務分攤，是否進行跨機關協商	
	(2) 是否檢附相關協商文書資料	
16. 依碳中和概念	(1) 是否以二氧化碳之減量為節能減碳指標，並設定減量目標	

性別影響評估檢視表

【第一部分】：本部分由機關人員填寫

【填表說明】各機關使用本表之方法與時機如下：

一、計畫研擬階段

- (一) 請於研擬初期即閱讀並掌握表中所有評估項目；並就計畫方向或構想徵詢作業說明第三點所稱之性別諮詢員（至少 1 人），或提報各部會性別平等專案小組，收集性別平等觀點之意見。
- (二) 請運用本表所列之評估項目，將性別觀點融入計畫書草案：
 1. 將性別目標、績效指標、衡量標準及目標值納入計畫書草案之計畫目標章節。
 2. 將達成性別目標之主要執行策略納入計畫書草案之適當章節。

二、計畫研擬完成

- (一) 請填寫完成【第一部分－機關自評】之「壹、看見性別」及「貳、回應性別落差與需求」後，併同計畫書草案送請性別平等專家學者填寫【第二部分－程序參與】，宜至少預留 1 週給專家學者（以下稱為程序參與者）填寫。
- (二) 請參酌程序參與者之意見，修正計畫書草案與表格內容，並填寫【第一部分－機關自評】之「參、評估結果」後通知程序參與者審閱。

三、計畫審議階段：請參酌行政院性別平等處或性別平等專家學者意見，修正計畫書草案及表格內容。

四、計畫執行階段：請將性別目標之績效指標納入年度個案計畫管制並進行評核；如於實際執行時遇性別相關問題，得視需要將計畫提報至性別平等專案小組進行諮詢討論，以協助解決所遇困難。

註：本表各欄位除評估計畫對於不同性別之影響外，亦請關照對不同性傾向、性別特質或性別認同者之影響。

計畫名稱：Å 世代半導體-前瞻半導體及量子技術研發計畫

主管機關 (請填列中央二級主管機關)	科技部	主辦機關(單位) (請填列提案機關/單位)	工程司
-----------------------	-----	--------------------------	-----

1. 看見性別：檢視本計畫與性別平等相關法規、政策之相關性，並運用性別統計及性別分析，「看見」本計畫之性別議題。

評估項目	評估結果
<p>1-1 【請說明本計畫與性別平等相關法規、政策之相關性】</p> <p>性別平等相關法規與政策包含憲法、法律、性別平等政策綱領及消除對婦女一切形式歧視公約（CEDAW）可參考行政院性別平等會網站（https://gec.ey.gov.tw）。</p>	<ol style="list-style-type: none"> 1. 本計畫執行內容以技術研發為主，未來在計畫的諮詢規劃會議中，將會邀請女性委員參與。 2. 本計畫遵循性別平等政策綱領『環境、能源與科技篇』精神，吸引更多女性進入環境、能源、科技領域，以讓該領域內的性別隔離降到最小。
評估項目	評估結果

<p>1-2 【請蒐集與本計畫相關之性別統計及性別分析（含前期或相關計畫之執行結果），並分析性別落差情形及原因】</p> <p>請依下列說明填寫評估結果：</p> <p>a.歡迎查閱行政院性別平等處建置之「性別平等研究文獻資源網」(https://www.gender ey.gov.tw/research/)、「重要性別統計資料庫」(https://www.gender ey.gov.tw/gecdb/)（含性別分析專區）、各部會性別統計專區、我國婦女人權指標及「行政院性別平等會—性別分析」(https://gec ey.gov.tw)。</p> <p>b.性別統計及性別分析資料蒐集範圍應包含下列3類群體：</p> <p>①政策規劃者（例如：機關研擬與決策人員；外部諮詢人員）。</p> <p>②服務提供者（例如：機關執行人員、委外廠商人力）。</p> <p>③受益者（或使用者）。</p> <p>c.前項之性別統計與性別分析應盡量顧及不同性別、性傾向、性別特質及性別認同者，探究其處境或需求是否存在差異，及造成差異之原因；並宜與年齡、族群、地區、障礙情形等面向進行交叉分析（例如：高齡身障女性、偏遠地區新住民女性），探究在各因素交織影響下，是否加劇其處境之不利，並分析處境不利群體之需求。前述經分析所發現之處境不利群體及其需求與原因，應於後續【1-3 找出本計畫之性別議題】，及【貳、回應性別落差與需求】等項目進行評估說明。</p> <p>d.未有相關性別統計及性別分析資料時，請將「強化與本計畫相關的性別統計與性別分析」列入本計畫之性別目標(如 2-1 之 f)。</p>	<p>1.本計畫之規劃諮詢人員包含2位女性參與及意見表達，未來專案執行團隊亦將具有女性成員。</p> <p>2.微電子學門在職研究人力456位，其中男性占433位(95%)，女性占23位(5%)。</p>
---	--

評估項目	評估結果
<p>1-3 【請根據 1-1 及 1-2 的評估結果，找出本計畫之性別議題】</p> <p>性別議題舉例如次：</p> <p>a.參與人員</p> <p>政策規劃者或服務提供者之性別比例差距過大時，宜關注職場性別隔離（例如：某些職業的從業人員以特定性別為大宗、高階職位多由單一性別擔任）、職場性別友善性不足（例如：缺乏防治性騷擾措施；未設置哺集乳室；未顧及員工對於家庭照顧之需求，提供彈性工作安排等措施），及性別參與不足等問題。</p> <p>b.受益情形</p> <p>①受益者人數之性別比例差距過大，或偏離母體之性別比例，宜關注不同性別可能未有平等取得社會資源之機會（例如：獲得政府補助；參加人才培訓活動），或平等參與社會及公共事務之機會（例如：參加公聽會/說明會）。</p> <p>②受益者受益程度之性別差距過大時（例如：滿意度、社會保險給付金額），宜關注弱勢性別之需求與處境（例如：家庭照顧責</p>	<p>本計畫關注半導體領域的女性人才培育及決策參與等議題。</p>

任使女性未能連續就業，影響年金領取額度)。

c.公共空間

公共空間之規劃與設計，宜關注不同性別、性傾向、性別特質及性別認同者之空間使用性、安全性及友善性。

- ①使用性：兼顧不同生理差異所產生的不同需求。
- ②安全性：消除空間死角、相關安全設施。
- ③友善性：兼顧性別、性傾向或性別認同者之特殊使用需求。

d.展覽、演出或傳播內容

藝術展覽或演出作品、文化禮俗儀典與觀念、文物史料、訓練教材、政令/活動宣導等內容，宜注意是否避免複製性別刻板印象、有助建立弱勢性別在公共領域之可見性與主體性。

e.研究類計畫

研究類計畫之參與者(例如:研究團隊)性別落差過大時，宜關注不同性別參與機會、職場性別友善性不足等問題；若以「人」為研究對象，宜注意研究過程及結論與建議是否納入性別觀點。

貳、回應性別落差與需求：針對本計畫之性別議題，訂定性別目標、執行策略及編列相關預算。

評估項目	評估結果
<p>2-1【請訂定本計畫之性別目標、績效指標、衡量標準及目標值】</p> <p>請針對 1-3 的評估結果，擬訂本計畫之性別目標，並為衡量性別目標達成情形，請訂定相應之績效指標、衡量標準及目標值，並納入計畫書草案之計畫目標章節。性別目標宜具有下列效益：</p> <p>a.參與人員</p> <ul style="list-style-type: none"> ①促進弱勢性別參與本計畫規劃、決策及執行，納入不同性別經驗與意見。 ②加強培育弱勢性別人才，強化其領導與管理知能，以利進入決策階層。 ③營造性別友善職場，縮小職場性別隔離。 <p>b.受益情形</p> <ul style="list-style-type: none"> ① 回應不同性別需求，縮小不同性別滿意度落差。 ② 增進弱勢性別獲得社會資源之機會(例如:獲得政府補助；參加人才培訓活動)。 ③ 增進弱勢性別參與社會及公共事務之機會(例如:參加公聽會/說明會，表達意見與需求)。 <p>c.公共空間</p> <p>回應不同性別對公共空間使用性、安全性及友善性之意見與需求，打造性別友善之公共空間。</p> <p>d.展覽、演出或傳播內容</p> <ul style="list-style-type: none"> ① 消除傳統文化對不同性別之限制或僵化期待，形塑或推展性 	<p>□有訂定性別目標者，請將性別目標、績效指標、衡量標準及目標值納入計畫書草案之計畫目標章節，並於本欄敘明計畫書草案之頁碼：</p> <p>■未訂定性別目標者，請說明原因及確保落實性別平等事項之機制或方法。</p> <ol style="list-style-type: none"> 1. 本計畫研究團隊之女性研究人員比例預計達 5%。 2. 本計畫諮詢、規劃及決審委員之女性委員，專家成員女性比例預計達 1/7。 3. 本計畫持續關注不同性別參與諮詢、規劃及決審階段之情形，以努力朝向任一性別比例不少於三分之一原則。

<p>別平等觀念或文化。</p> <p>② 提升弱勢性別在公共領域之可見性與主體性（如作品展出或演出；參加運動競賽）。</p> <p>e.研究類計畫</p> <p>① 產出具性別觀點之研究報告。</p> <p>② 加強培育及延攬環境、能源及科技領域之女性研究人才，提升女性專業技術研發能力。</p> <p>f.強化與本計畫相關的性別統計與性別分析。</p> <p>g.其他有助促進性別平等之效益。</p>	
評估項目	評估結果
<p>2-2【請根據 2-1 本計畫所訂定之性別目標，訂定執行策略】</p> <p>請參考下列原則，設計有效的執行策略及其配套措施：</p> <p>a.參與人員</p> <p>① 本計畫研擬、決策及執行各階段之參與成員、組織或機制（如相關會議、審查委員會、專案辦公室成員或執行團隊）符合任一性別不少於三分之一原則。</p> <p>② 前項參與成員具備性別平等意識/有參加性別平等相關課程。</p> <p>b.宣導傳播</p> <p>① 針對不同背景的目標對象（如不諳本國語言者；不同年齡、族群或居住地民眾）採取不同傳播方法傳布訊息（例如：透過社區公布欄、鄰里活動、網路、報紙、宣傳單、APP、廣播、電視等多元管道公開訊息，或結合婦女團體、老人福利或身障等民間團體傳布訊息）。</p> <p>② 宣導傳播內容避免具性別刻板印象或性別歧視意味之語言、符號或案例。</p> <p>③ 與民眾溝通之內容如涉及高深專業知識，將以民眾較易理解之方式，進行口頭說明或提供書面資料。</p> <p>c.促進弱勢性別參與公共事務</p> <p>① 計畫內容若對人民之權益有重大影響，宜與民眾進行充分之政策溝通，並落實性別參與。</p> <p>② 規劃與民眾溝通之活動時，考量不同背景者之參與需求，採多元時段辦理多場次，並視需要提供交通接駁、臨時托育等友善服務。</p> <p>③ 辦理出席民眾之性別統計；如有性別落差過大情形，將提出加強蒐集弱勢性別意見之措施。</p> <p>④ 培力弱勢性別，形成組織、取得發言權或領導地位。</p> <p>d.培育專業人才</p> <p>① 規劃人才培訓活動時，納入鼓勵或促進弱勢性別參加之措施</p>	<p>■有訂定執行策略者，請將主要的執行策略納入計畫書草案之適當章節，並於本欄敘明計畫書草案之頁碼：</p> <ol style="list-style-type: none"> 1. 本計畫之規劃諮詢人員包含 2 位女性，參與及意見表達。未來執行團隊亦將具有女性成員。 2. 本計畫未來在研究團隊的部分，將會鼓勵團隊積極培育女性研究人員，顧及女性研究人員參與的比例。 <p>□未訂執行策略者，請說明原因及改善方法：</p>

<p>(例如:提供交通接駁、臨時托育等友善服務;優先保障名額;培訓活動之宣傳設計,強化歡迎或友善弱勢性別參與之訊息;結合相關機關、民間團體或組織,宣傳培訓活動)。</p> <p>② 辦理參訓者人數及回饋意見之性別統計與性別分析,作為未來精進培訓活動之參考。</p> <p>③ 培訓內涵中融入性別平等教育或宣導,提升相關領域從業人員之性別敏感度。</p> <p>④ 辦理培訓活動之師資性別統計,作為未來師資邀請或師資培訓之參考。</p> <p>e.具性別平等精神之展覽、演出或傳播內容</p> <p>① 規劃展覽、演出或傳播內容時,避免複製性別刻板印象,並注意創作者、表演者之性別平衡。</p> <p>② 製作歷史文物、傳統藝術之導覽、介紹等影音或文字資料時,將納入現代性別平等觀點之詮釋內容。</p> <p>③ 規劃以性別平等為主題的展覽、演出或傳播內容(例如:女性的歷史貢獻、對多元性別之瞭解與尊重、移民女性之處境與貢獻、不同族群之性別文化)。</p> <p>f.建構性別友善之職場環境</p> <p>委託民間辦理業務時,推廣促進性別平等之積極性作法(例如:評選項目訂有友善家庭、企業托兒、彈性工時與工作安排等性別友善措施;鼓勵民間廠商拔擢弱勢性別優秀人才擔任管理職),以營造性別友善職場環境。</p> <p>g.具性別觀點之研究類計畫</p> <p>① 研究團隊成員符合任一性別不少於三分之一原則,並積極培育及延攬女性科技研究人才;積極鼓勵女性擔任環境、能源與科技領域研究類計畫之計畫主持人。</p> <p>② 以「人」為研究對象之研究,需進行性別分析,研究結論與建議亦需具性別觀點。</p>	
評估項目	評估結果
<p>2-3【請根據 2-2 本計畫所訂定之執行策略,編列或調整相關經費配置】</p> <p>各機關於籌編年度概算時,請將本計畫所編列或調整之性別相關經費納入性別預算編列情形表,以確保性別相關事項有足夠經費及資源落實執行,以達成性別目標或回應性別差異需求。</p>	<p>□有編列或調整經費配置者,請說明預算額度編列或調整情形:</p> <p>■未編列或調整經費配置者,請說明原因及改善方法:</p> <p>根據 2-2 本計畫所訂定之執行策略,只是在執行上將鼓勵女</p>

	性人員參與計畫的諮詢、規劃與執行，經費的編列上無調整。
--	-----------------------------

【注意】填完前開內容後，請先依「填表說明二之（一）」辦理【第二部分一程序參與】，再續填下列「參、評估結果」。

參、評估結果
請機關填表人依據【第二部分一程序參與】性別平等專家學者之檢視意見，提出綜合說明及參採情形後通知程序參與者審閱。

3-1 綜合說明 專家建議補充性別比例統計資料，並提升性別比例。

3-2 參採情形	3-2-1 說明採納意見後之計畫調整（請標註頁數）	為因應委員意見，本計畫研究團隊之女性研究人員比例從原訂 5% 修訂為 7%；另，本計畫諮詢、規劃及決審委員之女性委員，專家成員女性比例原訂 1/8 修訂為 1/7。
	3-2-2 說明未參採之理由或替代規劃	因計畫尚未執行，有關決策或工作團隊之性別比例部分，待規劃階段，將予以考量。

3-3 通知程序參與之專家學者本計畫之評估結果：
已於 年 月 日將「評估結果」及「修正後之計畫書草案」通知程序參與者審閱。

- 填表人姓名： 潘敏治 職稱： 副研究員 電話： 02-2737-7983 填表日期： 109 年 7 月 24 日
 - 本案已於計畫研擬初期 徵詢性別諮詢員之意見，或 提報各部會性別平等專案小組（會議日期： 年 月 日）
 - 性別諮詢員姓名： 服務單位及職稱： 身分：符合中長程個案計畫性別影響評估作業說明第三點第 款（如提報各部會性別平等專案小組者，免填）
- （請提醒性別諮詢員恪遵保密義務，未經部會同意不得逕自對外公開計畫草案）

【第二部分一程序參與】：由性別平等專家學者填寫

程序參與之性別平等專家學者應符合下列資格之一：

- 1.現任臺灣國家婦女館網站「性別主流化人才資料庫」公、私部門之專家學者；其中公部門專家應非本機關及所屬機關之人員（人才資料庫網址：<http://www.taiwanwomencenter.org.tw/>）。
- 2.現任或曾任行政院性別平等會民間委員。
- 3.現任或曾任各部會性別平等專案小組民間委員。

（一）基本資料

1.程序參與期程或時間 109 年 07 月 24 日 至 109 年 07 月 25 日

2.參與者姓名、職稱、服務單位及其專長領域	林春鳳 屏東縣基督教女青年會 常務理事 休閒治療、休閒活動設計與帶領、體育行政、原住民族教育、性別主流化
3.參與方式	<input type="checkbox"/> 計畫研商會議 <input type="checkbox"/> 性別平等專案小組 <input checked="" type="checkbox"/> 書面意見
(二) 主要意見 (若參與方式為提報各部會性別平等專案小組，可附上會議發言要旨，免填4至10欄位，並請通知程序參與者恪遵保密義務)	
4.性別平等相關法規政策相關性評估之合宜性	合宜
5.性別統計及性別分析之合宜性	統計資料尚缺，請補充決策或工作團隊之性別比例
6.本計畫性別議題之合宜性	合宜
7.性別目標之合宜性	性別目標建議將5%的比例再提高，決策之1/8的目標在性別差異的距離太大
8.執行策略之合宜性	合宜
9.經費編列或配置之合宜性	合宜
10.綜合性檢視意見	<p>1. 是科技專業之國家建設與人才培育之計畫，對國家之競爭力提升有其重要角色。</p> <p>2. 不同性別的參與根據第一階段之評估並沒有很清楚之資訊，建議補充相關資訊。</p> <p>3. 未來人才培育之機制宜積極培育不同性別之國家科學人才，女性的比例目前仍然較低明顯地有其差異存在，從基礎建置相關人才庫有其必要，建議納入考量。</p>
(三) 參與時機及方式之合宜性	合宜
本人同意恪遵保密義務，未經部會同意不得逕自對外公開所評估之計畫草案。 (簽章，簽名或打字皆可) _____	

四、資安經費投入自評表(A010)

(如有填寫疑問，請逕洽行政院資安處 3356-8063)

部會		單位					
審議編號	計畫名稱	期程(年)	總經費(千元)(A)	資訊總經費(千元)(B)	資安經費(千元)(C)	比例 ^{註1} (D)	備註
110-1901-04-20-04	Å世代半導體-前瞻半導體及量子技術研發計畫	4	1900000	0	114000	6%	
資安經費投入項目							
項次	年度	投入項目類別 ^{註2}	投入項目			預估經費(千元)	
1	110	B1、C2	建置防毒軟體、資安領域研究			29100	
2	111	B1、C2	建置防毒軟體、資安領域研究			26400	
3	112	B1、C2	建置防毒軟體、資安領域研究			21960	
4	113	B1、C2	建置防毒軟體、資安領域研究			21920	
5	114	B1、C2	建置防毒軟體、資安領域研究			14620	
總計						114000	

備註：

- 1、資安經費提撥比例係依計畫總經費(A)或資訊總經費(B)計算(可多計畫合併)，各計畫可依業務性質及實際需求於計畫執行年度分階段辦理。
 - 1-1 109年(含)前結束之計畫，其需達成資安經費比例(D)計算方式=(資安總經費(C)/資訊總經費(B))*100%，1億(含)以下提撥7%、1億以上至10億(含)提撥6%、10億以上提撥5%。
 - 1-2 110-114年(含)後結束之計畫，除前述資安經費比例，另配合行政院政策逐年提高資安經費比例至「資安產業發展行動計畫(107-114年)」所訂114年預期達成目標。
- 2、投入項目類別請用下列代號填寫：
 - 2-1 系統開發
 - (A1) 依據資通安全管理法—資通安全責任等級分級辦法之「資通系統防護需求分級原則」，完備「資通系統防護基準」之各項措施。
 - (A2) 推動「安全軟體發展生命週期(SSDLC)」，可參考行政院國家資通安全會報技術服務中心所訂「資訊系統委外開發RFP資安需求範本」。
 - (A3) 依據經濟部工業局所訂「行動應用APP安全開發指引」、「行動應用APP基本資安檢測基準」、「行動應用APP基本資安自主檢測推動制度」等，進行相關資安檢測作業。
 - 2-2 軟硬體採購
 - (B1) 依據資通安全管理法—資通安全責任等級之公務機關應辦事項，建置必要之縱深防禦機制，含網路層(例如：防火牆、網站防火牆等)、主機層(例如：防毒軟體、電子郵件過濾機制等)、應用系統層等資安防護措施。
 - (B2) 推動國內認證/驗證規範，並將該產品通過之相關認證/驗證或符合相關規範納入建議書徵求說明書，例如：影像監控系統需符合影像監控系統相關資安標準，且經合格實驗室認證通過。
 - (B3) 各項設備應導入政府組態基準(Government Configuration Baseline, GCB)。
 - 2-3 其他建議項目
 - (C1) 資安檢測標準研訂。
 - (C2) 新興資安領域(例如：5+2產業創新計畫)之資安風險與防護需求研究。
 - (C3) 新興資安領域之人才培育。

(C4) 編撰資安訓練教材。

其他資安相關項目(例如：推動「資安產業發展行動計畫」之四項策略-建立以需求導向之資安人才培訓體系、聚焦利基市場橋接國際夥伴、建置產品淬煉場域提供產業進軍國際所需實績、活絡資安投資市場全力拓銷國際)。

五、其他補充資料

如有其他利於審查之相關資料，請列出。